

СООБЩЕНИЯ  
ОБЪЕДИНЕННОГО  
ИНСТИТУТА  
ЯДЕРНЫХ  
ИССЛЕДОВАНИЙ

Дубна

95-135

P13-95-135

В.Н.Замрий

МНОГОКРАТНЫЙ ОТСЧЕТ ГРУППЫ  
ВРЕМЕННЫХ И АМПЛИТУДНЫХ ПАРАМЕТРОВ  
С НАНОСЕКУНДНЫМИ ТАКТАМИ  
СИНХРОНИЗАЦИИ

1995

Для исследования динамических параметров, мониторирования быстрых однократных или повторяющихся процессов в системах экспериментальных базовых установок ЛИФ ОИЯИ были предложены методы синхронных измерений групп амплитудных или временных параметров /1/. С этой целью разработаны аналоговые многоканальные преобразователи амплитуд /2/ или задержек импульсов с наносекундными привязками /3/ и цифровые регистраторы значений программно выбираемых сигналов или их синхронной выборки с микросекундными тактами /4/, демонстрирующие особенности методов как расширяемого, так и продлеваемого мультиплексирования. Показаны возможности регистрации в заданные моменты времени совокупности мгновенных значений, формы (площади) коротких сигналов с тактами выборки (задержки) — 20 (10) нс /5/, применительно к создаваемым системам мониторирования, диагностики амплитудно-временных параметров движения ускоряемого пучка электронов /6/, а также исследования характеристики детектируемых фотоэлектронов с наносекундными шагами сдвига тактов регистрации /7/.

Сравнительно экономичные решения задач диагностики на основе регистратора с аналоговыми мультиплексорами амплитудных или временных каналов ориентированы на создание систем, включающих множество параллельных измерительных каналов с необходимыми быстрыми схемами временной привязки и преобразования сигналов. При этом может быть актуален как однократный, так и многократный отсчет значений группы временных и амплитудных параметров каждого детекторного сигнала, с фиксацией номера группы, их числа в заданных временных интервалах. Так, для монитора детектора ионизационных электронов при скорости счета до  $10^5$  импульсов за секунду требуются измерения времени прихода электрона с точностью 5 нс (относительно фазы ВЧ), при еще больших интенсивностях — амплитуды и фазы, длительности сигнала ФЭУ, а также регистрация изменений последовательности их значений за период 0,001 – 1 с /8/. Требования временной привязки отсчета группы, последовательности импульсных

параметров присущи формулировке ряда задач диагностики ускоряемого пучка, импульсного нейтронного источника /6, 9/.

В области очень малых времен (наносекундных тактов) представляет интерес разработка синхронного регистратора группы временных и амплитудных параметров каждого из детектируемых сигналов, структура которого (на базе новых сверхбыстрых цифровых и аналоговых интегральных схем) позволила бы не только сократить однотипные быстрые схемы параллельных каналов, но и реализовать общую для группы параметров точную синхронизацию каждого отсчета их значений во время заданного периода измерений.

Возможности осуществления синхронизации (точной аналоговой, стабильной дискретной временной привязки) существенно усложняются при требовании многократного отсчета параметров после каждого старта измерения временных интервалов. В случае дискретной синхронизации требуемого числа М отсчетов устанавливающиеся состояния счетчиков тактов (коды преобразователей) должны фиксироваться в буферном регистре после каждого из М стробов амплитуды (начала регистрации), синхронно с очередным тактом, минимальный период которого Т ограничен суммарными задержками примененных ИС. При обеспечении режима продлеваемого отсчета реально значительное сокращение схем привязки и отсчета (до M-1 схем счетчиков типа старт-стоп, требующихся при параллельной схеме). При наносекундных длительностях Т это достигается в дальнейшем по мере реализации адекватных технологий субнаносекундной схемотехники и условий совместной устойчивой работоспособности (помехоустойчивости, стабильности в диапазоне рабочих напряжений, температур) в типовом модуле регистрирующей системы.

Перспективность разработки таких регистрирующих модулей обосновывалась возможными скоростными характеристиками наиболее критичной части схемы синхронизации многократного отсчета значений временного интервала. Исследовались варианты схемы с малой длительностью Т сначала на основе более доступных быстрых ИС ЭСЛ, затем ИС ЭСЛ повышенного быстродействия и субнаносекундных ИС средней интеграции, соответственно серий 500 (МС10), МС10Н и 1500 (F100K), или их комбинаций.

Для схем на основе двух ИС 4-разрядного синхронного счетчика 500ИЕ136 или МС10Н136 (частота счета до 100 и 250 МГц, типовое время задержки 5 и 3,2 нс) с синхронным выбором режимов установки и счета после строба "Старт", регистра 500ИР141 с синхронной записью (3 нс) после строба "Регистрация" и ИС триггеров привязки стробов к синхроимпульсам длительность Т ограничена суммарными задержками переноса — порядка 10–20 нс. Схема выбора режимов определяет дополнительные затраты логических ИС и задержки счета.

Для последующих вариантов схемы счетчика с быстрой установкой типа МС10Н016 указанные ограничения заметно меньше. При комбинированной схеме ИС счетчика, пересчетных каскадов на триггерах 500ТМ231 или 1500ТМ131 (250 и 500 МГц, 2,5 и 1,4/2,1 нс) и логики, допускающей удвоение скорости счета, требуемое сокращение такта до 5–10 нс затруднено ростом суммарных задержек из-за усложнений логики переноса и условий совместной устойчивой работоспособности СИС серии 1500 и ИС счетчика (требуется передача парафазных сигналов СИС через дифференциальный приемник 500ЛП216, 1,8 нс). Для предельно малых длительностей Т применена менее сложная структура на основе более мощных СИС счетчика 1500ИЕ136 (400 МГц, 1,5/3,0 нс), регистра 1500ИР141 (1,9 нс) и других имеющихся СИС логики (0,9/1,7 нс). После конструктивной доработки она явилась основой дальнейшего описываемой схемы модуля.

С той же целью разрабатывались варианты аналоговой части схемы на основе БИС 6- или 8-разрядного АЦП параллельного типа 1107ПВ3, ПВ4 (частота преобразования до 50–100 МГц) и наносекундных аналоговых схем выборки-хранения, подобных ранее описанным [5], а также на ПВ2 (20 МГц) с совместимой СВХ, подключаемой для обеспечения гарантированной линейности, монотонности характеристики преобразования, когда скорость изменения (спектр) сигнала превышает 20–45 В/мкс (2,5–7 МГц). Последний вариант (также с компьютерной оптимизацией, DESIGNER) включен в состав представленной схемы.


Доступные элементы схемы и условия компоновки на плате типового модуля

КАМАК (с учетом допустимых токов встроенных источников –4,5 и –2,0 В, рабочих температур СИС, высокочастотных развязок, помехозащищенности как аналоговой, так и цифровой части) определили структуру и число каналов отсчета 3 параметров, с фиксацией значений задержки, величины и числа сигналов (8, 8 и 16 бит) для последующей записи в буферную память (32 бит, 100 нс), передачи через интерфейс магистрали.

Схема измерительного модуля представлена на приведенном рисунке в несколько упрощенном виде (опущены некоторые подробности развязки цепи питания, нагрузки СИС ЭСЛ и согласования линий связи при последовательном обходе приемников). Она построена так, что позволяет организовать режимы отсчета значений задержки в диапазоне измеряемых интервалов до 255Т относительно стартового импульса ST, амплитуды напряжения до –2 В или стробируемой выборки величины аналогового сигнала AS, а также числа сигналов на входе NS, после достижения порогового уровня, амплитуды AS или поступления на вход RG выделенного импульса (строба привязки начала регистрации) и при наличии разрешающего уровня RE (например, от таймера).

Аналоговая часть амплитудного канала состоит из схем согласования–усилителя, выборки–хранения измеряемой величины (микросхемы DA1, DA3, транзисторы VT1 – VT5), дискриминатора со следящим порогом (DA2) для формирования строба, корректируемого источника опорного напряжения (DA4, VT6) и АЦП (DA5) с выходом на буферный регистр. Применены операционные усилители 154УД4 (скорость нарастания 0,4 В/нс), 140УД708, компаратор 597СА1 (время переключения 6 нс), преобразователь 1107ПВ2, транзисторы групп КТ355, 316, 347, 633, 814. Режимы хранения СВХ, выборки–кодирования и записи данных АЦП включаются последовательностью импульсов, формируемой после строба. В режимах работы с дискриминатором отключена его блокировка ключом SW, заданы необходимый порог, делитель, RC–задержка фронта входного сигнала.

Временной канал содержит схемы формирования ЭСЛ уровней внешних сигналов ST, RG, RE (VT7 – VT9) и коротких стробов по фронту ST, RG (DD1,



(DD2), генератор и формирователь задержанных тактовых импульсов (DD3), счетчики тактов (DD5, DD6), триггеры синхронизации (DD4), регистр (DD7) и преобразователи уровня ЭСЛ-ТТЛ (DD8, DD16). Используются дифференциальные приемники 1500ЛП114 (500ЛП216), логические схемы И с общим входом 1500ЛМ102, синхронные DV-триггеры ТМ131, счетчики ИЕ136, регистр ИР141 и трансляторы ПУ125.

Схемы отсчета числа импульсов и управления включают формирователи ТТЛ уровней NS, RE (VT10, DD8), длительности и задержки импульсов NS (DD9), счетчики (DD10 – DD13) и регистры (DD14, DD15), а также логические элементы и триггер, формирующие импульсы для АЦП и регистра (DD17). Схема интерфейса магистрали КАМАК и памяти BUF содержит стробируемые формирователи кода данных (DD18 – DD26), дешифратор функций, триггеры записи и разрешения сигнала запроса и другие элементы стандартной логики. Используемые ИС серий 1531 или 1533 (531, 555): одновибраторы АГ3, счетчики ИЕ7, регистры ИР27, ИР23, триггеры ТМ2, магистральные усилители АП3 и другие ИС ТТЛ.

Реализуемые функции КАМАК: F(0) или F(1) — чтение кодов (R1 – R16) амплитуды и времени или числа (ответ X=Q=1); F(8) — проверка запроса L (X=1, Q=L); F(10), F(24) и F(26) — сброс, запрет или разрешение сигнала L по стробу S2 (X=1, Q=0); Z\*S2 — начальная установка (RS), сброс и запрет L. Сброс может быть выполнен также ответным сигналом готовности памяти (RM) в режиме приема данных (D1 – D32) по запросу LM.

Всего в схеме применено 38 микросхем и 12 транзисторов. Основные источники питания модуля: –6 В (1,8 А), +6 В (0,7 А) и ±24 В.

Временные диаграммы отсчета заданы режимами работы генератора и схемы синхронизации с тактом 5 (или 10) нс при заданном диапазоне до 1275 (2550) нс. Режимы отсчета могут быть инициированы при разрешающем уровне RE, когда снята блокировка генератора DD3, триггеров DD4 и счетчика DD10 – DD13. Формируемые стробы ST и RG (с длительностью, ограниченной величиной T)

выполняют соответственно установку счетчиков DD5, DD6 и включение триггеров DD4. После строба ST начинается счет регистрируемого числа импульсов генератора (кварц QR, контур LK на частоты 100, 200 МГц). После строба RG с включением первого триггера DD4 разрешается включение второго. Второй триггер включается и затем выключается (вместе с первым) очередными импульсами генератора. Сигнал второго триггера используется для выбора режима регистра DD7, где занесение кода выполняется задержанным (инвертированным) синхроимпульсом. Причем, для устойчивой синхронности переносов подаются опережающие синхроимпульсы на первый счетчик, а временное положение сигналов обоих счетчиков относительно синхроимпульса регистра выравнивается с использованием компенсирующих задержек, свободных элементов DD1 – DD3. Третий триггер DD4, включаемый также после строба RG, формирует короткие паразитные сигналы, которые переключают СВХ в режим хранения на время выборки АЦП. Эти сигналы используются для формирования импульсов двух тактов выборки-кодирования (50 нс) и задержки записи данных АЦП в регистр, а также включения триггера сигнала L. Последний сигнал управляет режимом занесения кода из счетчика импульсов NS в регистр.

При минимальной длительности выборки в используемом временном диапазоне количество отсчетов M может достигать 10 (или 20). Это число при необходимости может быть значительно больше, для варианта схемы с АЦП типа 1107ПВ4 — в 5 раз или более (в перспективе).

Дальнейшее последовательное уменьшение длительности такта T, лимитируемого типовыми (минимальными) задержками СИС субнаносекундной серии, обусловлено имеющимся запасом устойчивой работоспособности примененных схем отсчета, а также возможностью настройки генератора синхроимпульсов в диапазоне рабочих частот. Предельные характеристики новых субнаносекундных СИС, БИС 8-разрядного синхронного счетчика могут стимулировать существенное продвижение к наносекундной длительности такта, при возможном значительном числе M отсчетов.

Это показывает имеющиеся перспективы развития рассмотренных методов мультиплексированных измерений, схемы многократного отсчета группы временных и амплитудных параметров с возможностью дискретной синхронизации в наносекундном диапазоне.

В заключение искренняя благодарность Г.М.Тер-Акопьяну, Е.А.Мелешко, В.А.Горшкову, В.М.Гребенюку за интерес к работе, практическую помощь.

## Литература

1. Замрий В.Н. Мультиплексированное измерение амплитудных и временных параметров. В сб. XI Международный симпозиум по ядерной электронике (Братислава, 1983). ОИЯИ, Д13-84-53, Дубна, 1984, с.142.
2. Журавлев В.В., Замрий В.Н. Многоканальное аналоговое запоминающее устройство. Сообщение ОИЯИ, 13-83-435, Дубна, 1983.
3. Замрий В.Н., Самойлов А.К. Многоканальный преобразователь коротких временных интервалов в запоминаемые сигналы напряжения с устройством временной привязки. Сообщение ОИЯИ, 13-85-587, Дубна, 1985.
4. Замрий В.Н. Многоканальные регистраторы однократных импульсных сигналов. Сообщение ОИЯИ, 13-86-538, Дубна, 1986.
5. Замрий В.Н. Особенности быстрой цифровой регистрации формы сигналов. Сообщение ОИЯИ, Р13-90-577, Дубна, 1990.
6. Журавлев В.В., Замрий В.Н. и др. Аппаратурно-программные средства автоматизации проводки пучка ускоряемых электронов. Сообщение ОИЯИ, Р9-90-34; Дубна, 1990.

7. Матора И.М., Богдэль А.А. и др. Энергетические спектры и работа выхода фотоэлектронов из ВТСП. Сообщение ОИЯИ, Р13-91-158, Дубна, 1991.
8. Накопительный комплекс тяжелых ионов К4-К10. Техническое предложение (под ред. Г.М. Тер-Акопьяна). ОИЯИ, Р9-92-15, Дубна, 1992, с.121.
9. Aksenov V.L., Dikansky N.S. et al. Proposal for the Construction of the New Intense Resonance Neutron Source (IREN). Communication of JINR, E3-92-110, Dubna, 1992.

Рукопись поступила в издательский отдел  
24 марта 1995 года.

Замрий В.Н.

Многократный отсчет группы временных  
и амплитудных параметров  
с наносекундными тактами синхронизации

P13-95-135

Рассматриваются особенности методов многократного синхронного отсчета значений группы временных и амплитудных параметров, а также схемы дискретной временной привязки с целью обеспечения мониторирования, диагностики параметров быстрых процессов.

Представленная схема модуля обеспечивает режимы многократного отсчета значений как задержки в диапазоне временных интервалов до 1275 нс при длительности тактов синхронизации 5 нс, так и амплитуды или стробируемой выборки величины напряжения, а также числа импульсов за время измерений, с синхронным занесением в регистры для последующей передачи в буферную память, магистраль КАМАК.

Работа выполнена в Лаборатории нейтронной физики им. И.М. Франка ОИЯИ.

Сообщение Объединенного института ядерных исследований. Дубна, 1995

Перевод автора

Zamrij V.N.

Multiplex Registration of Time and Amplitude Group Parameters  
with Nanosecond Discrete Timing

P13-95-135

The peculiarities of the methods for multiplex synchronized registration of time and amplitude group parameters as well as circuits for discrete timing to provide monitoring or diagnostic measurements of fast process parameters are considered.

The presented circuit module provides modes for repeated read out of both time delay intervals ranging to 1275 ns with discrete timing periods of 5 ns and voltage amplitude or strobed sampling value as well as the number of pulses during the measuring time. The circuit also provides synchronized writing the data to buffer for subsequent output to memory, CAMAC dataway.

The investigation has been performed at the Frank Laboratory of Neutron Physics, JINR.