

ОБЪЕДИНЕННЫЙ  
ИНСТИТУТ  
ЯДЕРНЫХ  
ИССЛЕДОВАНИЙ  
ДУБНА

1097/83

28/2-83  
P11-82-803

Н.М.Никитюк, В.Н.Самойлов, Р.Шюсслер

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ  
УНИТАРНОГО КОДА В ДВОИЧНЫЙ  
С АСИНХРОННЫМ СПОСОБОМ УПРАВЛЕНИЯ

Направлено в журнал  
"Приборы и техника эксперимента"

1982

## 1. ВВЕДЕНИЕ

Бурное развитие и широкое применение многоканальных детекторов заряженных частиц стимулирует разработку и совершенствование устройств считывания и преобразования данных. Важным узлом в цепях преобразования цифровой информации является приоритетный шифратор. Такой шифратор, выполненный на дискретных компонентах, был разработан в середине 60-х годов /1-5/.

Типичная ячейка подобного шифратора включает в себя триггер, несколько элементов И-НЕ и комбинационный двоичный шифратор. В настоящее время часто используются приоритетные шифраторы, выполненные на интегральных микросхемах малой степени интеграции /6-11/. В работе /7/ приводятся параметры приоритетного шифратора, выполненного на ТТЛ-микросхемах: число разрядов - 256 и время задержки сигнала на один разряд - 7 нс. Разделение регистра на группы и применение схем сквозного переноса позволило довести время преобразования одной координаты до 100 нс.

В работе /8/ описана система регистрации информации, предназначенная для регистрации данных с 16384 проволочек, которая построена по модульному принципу.

В последнее время широко применяются приоритетные шифраторы комбинационного типа в интегральном исполнении. Такие модули имеют 8 входных, 3 информационных шины. Наличие входа расширения позволяет создавать многоканальные устройства преобразования данных. Однако при большом числе входов /свыше 50/ использование приоритетных шифраторов в интегральном исполнении приводит к усложнению устройства преобразования кодов и к увеличению времени распространения сигналов в цепях переноса. Усложнение аппаратуры прежде всего связано с тем, что для сброса триггеров регистра, на котором временно хранится унитарный код, к выходам приоритетных шифраторов подключается дешифратор /12-14/, число выходов которого равно числу разрядов регистра. Поэтому при большом числе входов устройства преобразования данных входные каналы делятся на группы. При этом для схемы, обслуживающей каждую группу, требуется дешифратор и дополнительная информация для кодирования номеров групп.

В данной работе предлагается более эффективный способ преобразования унитарного кода в двоичный. Основные особенности предлагаемого устройства заключаются в следующем.

Независимо от числа проволочек в камере входные каналы не делятся на группы. Другими словами, число разрядов на выходе

устройства, которые представляют координату сработавшей проволочки, определяется из соотношения:  $N = \log_2 n$ , где  $n$  - число проволочек в камере.

В устройстве принят асинхронный способ управления для внутренней синхронизации и для стробирования данных на выходе. Это значит, что для запуска устройства независимо от числа сработавших проволочек достаточно подать один сигнал "Пуск". Следует отметить, что асинхронный способ обработки данных нашел применение в системе процессорных модулей, предназначенных для физических экспериментов/15/.

## 2. БЛОК-СХЕМА УСТРОЙСТВА

На рис.1 приведена блок-схема устройства, которая имеет 256 входов и 8 выходов. Входы пронумерованы от 0 до 255 и условно разделены на 16 групп. В свою очередь, группы имеют номера от 0 до 15. Устройство включает в себя 16 схем ИЛИ 0-15, каждая из которых имеет 16 входов; 32 триггера Т0-Т31; 16 мультиплексов КПО-КП15, каждый из которых имеет по 16 информационных входов; две группы приоритетных шифраторов ПШ1-ПШ2 и ПШ3-ПШ4; два дешифратора DC1 и DC2; двухвходовые элементы ИЛИ и элемент задержки.

Следует отметить, что объединение нескольких сигналов на входе выполняется непосредственно на усилителях, поэтому многовходовые элементы ИЛИ для данного устройства не являются характерными.

Данные от входного регистра /на рис.1 не показан/ одновременно поступают на схемы ИЛИ и на информационные входы мультиплексов. Для определенности допустим, что сработала проволочка, имеющая координату  $34_{10} = 00100010_2$  /младший разряд справа/. Это значит, что в первой группе входов сработала первая проволочка. В этом случае сигнал с выхода схемы ИЛИ1 поступает на вход триггера Т1 и устанавливает его в состояние логической единицы. После подачи сигнала "Пуск" на информационных выходах приоритетных шифраторов 1-2 вырабатывается двоичный код 0010, который представляет собой старшие разряды координаты сработавшей проволочки или номер условной группы, в которой имеется хотя бы одна логическая единица. В качестве приоритетного шифратора в данной схеме используется микросхема SN74148, в которой помимо трех информационных входов и восьми выходов имеется еще управляющий вход для подачи сигнала разрешения работы шифратора и два управляющих выхода GS и E<sub>0</sub>. На выходе GS присутствует низкий уровень напряжения в течение времени, пока на его входах имеются данные и сигнал разрешения работы. Импульс на выходе E<sub>0</sub> сигнализирует о конце работы шифратора. Выход E<sub>0</sub> и вход "Разрешение работы" шифратора, кроме того, используются для последовательного соединения аналогичных микросхем. Далее код 0010 подается на адресные входы




Рис.1. Блок-схема устройства.

мультиплексов, и в результате с выхода мультиплексора КП1 на триггер Т17 поступает сигнал логической единицы. Сигнал с выхода GS через элемент задержки поступает на вход "Разрешение работы" группы приоритетных шифраторов 3-4, и на их информационных выходах формируется код 0010, который совместно с кодом номера группы образует 8-разрядный код номера сработавшей проволочки, т.е. код 00100010. Сигнал с выхода GS приоритетных шифраторов 3-4 используется для стробирования данных на выходной регистр,

а импульс с выхода  $E_0$  поступает на вход стробирования дешифратора DC1. В результате на его первом выходе появляется сигнал, который устанавливает в состояние "0" триггер T1. Далее на выходе  $E_1$  вырабатывается сигнал "Конец преобразования", и на этом цикл работы устройства заканчивается, так как на входах устройства отсутствует информация.

### 3. ПРИНЦИПАЛЬНАЯ СХЕМА

На рис.2 приведена более детальная схема устройства, но в отличие от схемы, изображенной на рис.1, в ней исключены мультиплексоры и триггеры T0-T31. Работа схемы иллюстрируется также с помощью временной диаграммы, изображенной на рис.3. При рассмотрении времени шифрации одной координаты будем исходить из того, что в устройстве используются ТТЛ-микросхемы. Так, приоритетный шифратор, элемент И-НЕ, дешифратор и мультиплексор имеют следующие задержки: 15 нс, 12 нс, 25 нс и 30 нс соответственно. Время установки триггера типа K131TM2 равно 12 нс.

Для определенности предположим, что в первой группе входов сработали 18-я и 20-я проволочки, а во второй группе - 34-я и 36-я проволочки, что соответствует двоичным кодам 00010010, 00010100, 00100010 и 00100100 соответственно. Отсчет времени на рис.3 производится от момента появления низкого уровня напряжения на входе X. До поступления этого сигнала триггеры T1 и T2 устанавливаются в состояние логической единицы сигналами, поступающими с выходов соответствующих им схем ИЛИ. После подачи сигнала "Пуск" взводится триггер T32 и разрешается работа приоритетных шифраторов 1-2, которые соединены последовательно с целью расширения числа входов с 8 до 16. Через 100 нс на входах дешифратора DC1 формируется код 0001, который одновременно поступает на адресные входы мультиплексоров. Задержка 1 необходима для того, чтобы согласовать во времени приход сигнала запуска приоритетного шифратора 3 и момент записи данных на триггеры T16-T31. Кроме того, сигнал с выхода элемента ИЛИ1 запускает одновибратор 0B, импульсы с выхода которого подаются на вход стробирования мультиплексоров. После установки в состояние "1" триггеров T17 и T18 на вход 5 приоритетного шифратора приходит разрешающий сигнал. В результате на входах дешифратора DC2 формируется код 0010, который совместно с кодом, сформированным на входах дешифратора DC1, рассматривается как 8-разрядный двоичный код координаты сработавшей проволочки. Рассчитаем время, необходимое для преобразования информации об одной координате в пределах одной группы входов.

Код номера группы на входе дешифратора DC1 после прихода сигнала "Пуск" сформируется за время, равное  $12 + 15 + 12 \approx 40$  нс.

После формирования кода номера группы на входе дешифратора DC1 код на входе дешифратора DC2, соответствующий номеру срабо-




Рис.2. Принципиальная схема устройства: I - входы от регистра T0-T15; II - входы от регистра T16-T31; III - выходы для сброса триггеров T0-T15; IV - выходы для сброса триггеров T16-T31.




Рис.3. Временная диаграмма работы устройства.

тавшей проволоочки в группе, сформируется через 80 нс. В это время входят следующие компоненты: задержка в цепях усиления адресных входов мультиплексов и входа стробирования - 20 нс; время задержки в мультиплексах - 25 нс; время установки триггеров Т17 и Т18 в состояние "1" - 12 нс, задержка в приоритетном шифраторе 3 - 12 нс и задержка в элементах ИЛИ - 12 нс.

Через 25 нс после завершения формирования кода на выходах ГНФЕ вырабатывается импульс N, который разрешает работу дешифратора DC2. Далее через 25 нс импульс, поступающий с первого выхода дешифратора DC2, устанавливает в "0" триггер Т17. После этого через 27 нс на входе дешифратора DC2 сформируется код 0100, который совместно с кодом 0001 образует 8-разрядный код следующей по порядку сработавшей проволоочки в первой группе.

Таким образом, вторая координата сработавшей проволоочки формируется через 95 нс после выработки первой координаты. Величина элемента задержки составляет примерно 30 нс. После преобразования кода второй координаты, зафиксированной в первой группе входов, и установки триггера Т18 в "0" на выходе E<sub>02</sub> вырабатывается сигнал "Конец преобразования", который после инвертирования поступает на вход элемента И2. На выходе триггера Т33 формируется импульс, длительность которого равна времени шифрации одной координаты в группе. Импульс с выхода элемента И2 поступает на вход "Сброс" одновибратора ОВ и на вход разрешения работы дешифратора DC1. В результате на первом выходе этого дешифратора вырабатывается импульс, который сбрасывает в состояние "0" триггер Т1. Подача импульса на вход "Сброс" одновибратора ОВ необходима для того, чтобы обеспечить модуляцию сигнала на его выходе. Сигналы с выхода одновибратора используются для стробирования данных на D-триггеры Т15-Т31. На этом цикл преобразования данных, зарегистрированных в первой группе, заканчивается и начинается этап шифрации унитарного кода, содержащегося во второй группе. Величина задержки сигналов при переходе шифрации от одной группы входов на другую группу составляет примерно 100 нс.

В соответствии с вышеизложенным, пользуясь временной диаграммой, нетрудно рассмотреть работу устройства в цикле преобразования данных, зарегистрированных во второй группе входов. После установки в состояние "0" триггера Т2 на выходе E<sub>02</sub> вырабатывается импульс, с помощью которого устанавливаются в "0" триггеры

Т32 и Т33, и на этом процесс шифрации данных, содержащихся во входном регистре, завершается. Таким образом, после подачи сигнала "Пуск" устройство работает в безтактовом асинхронном режиме, что позволяет максимально использовать быстродействие применяемых микросхем и повысить надежность работы устройства. Для согласования во времени работы отдельных схем в устройство введены элементы задержки. В качестве элементов задержки используются элементы типа HE. Если для построения устройства использовать ТТЛ-микросхемы, то в среднем время шифрации одной координаты внутри группы не будет превышать 100 нс. Если использовать микросхемы с диодами Шоттки, то быстродействие устройства можно повысить в три раза. Если же применить микросхемы 500-й серии, то время преобразования можно сократить на порядок.

Экономичность предлагаемого устройства достигнута прежде всего благодаря введению группы мультиплексов. В результате требуемое количество входов приоритетных шифраторов и дешифраторов определяется из соотношения  $m = 2 \sqrt{n}$ , где n - число входов в устройство. Причем с увеличением n величина m растет незначительно. В таблице приведены данные, характеризующие необходимое количество микросхем/16/ в зависимости от величины n.

Таблица

Тип микро- схемы	Количество входов n				
	256	512	1024	2048	4096
SN74148	4	5	6	7	8
K155TM2	18	26	34	50	66
K155КП1	16	24	32	48	56
K155ИД3	2	3	4	6	8
K155ЛИ1	10	14	20	26	34
K155ЛИ1	5	5	5	5	5
K155АГ3	1	1	1	1	1
K155ЛА3	2	2	2	2	2

#### 4. ВОПРОСЫ ДИАГНОСТИКИ

В настоящее время вопросам диагностики детекторов и электронной аппаратуры уделяется серьезное внимание. Для контроля работы каналов считывания в МПК на катодную плоскость подается общий сигнал и выполняется считывание данных по всем каналам. По нали-




Рис.4. Схема инвертирования данных с помощью полусумматоров.

...чию нулей в соответствующих каналах определяют неисправные позиции. Такой метод диагностики имеет тот недостаток, что, как правило, количество неисправных каналов существенно меньше, нежели исправных, и при большом числе каналов считывания в память ЭВМ записывается много избыточной информации. Кроме того, возникают трудности в работе специализированных процессоров, используемых для определения длины кластеров. В случае контроля можно предварительно инвертировать входные данные, однако при больших  $n$  требуется много элементов типа И≠Е. В предлагаемом устройстве диагностика неисправных каналов существенно упрощается, так как инвертирование входных данных достаточно выполнять на входах триггеров Т16-Т31 /см. рис.1/, как это показано на рис.4, где данные через полусумматоры записываются на регистр, состоящий из трех D-триггеров. В рабочем режиме на вход "Контроль" подается низкий уровень напряжения и данные заносятся на регистр в прямом коде. В режиме диагностики на вход "Контроль" подается высокий уровень напряжения и на регистр заносится инверсный код. Если допустить, что количество неисправных каналов гораздо меньше, чем исправных, то при шифрации координат на специализированный процессор или в память ЭВМ записываются только координаты неисправных каналов. Если же, наоборот, число неисправных каналов будет больше, чем работающих, то это значит, что многоканальная система считывания в принципе неисправна, так как при этом будет считываться большое количество данных.

инвертирование входных данных достаточно выполнять на входах триггеров Т16-Т31 /см. рис.1/, как это показано на рис.4, где данные через полусумматоры записываются на регистр, состоящий из трех D-триггеров. В рабочем режиме на вход "Контроль" подается низкий уровень напряжения и данные заносятся на регистр в прямом коде. В режиме диагностики на вход "Контроль" подается высокий уровень напряжения и на регистр заносится инверсный код. Если допустить, что количество неисправных каналов гораздо меньше, чем исправных, то при шифрации координат на специализированный процессор или в память ЭВМ записываются только координаты неисправных каналов. Если же, наоборот, число неисправных каналов будет больше, чем работающих, то это значит, что многоканальная система считывания в принципе неисправна, так как при этом будет считываться большое количество данных.

## 5. ПАРАМЕТРЫ БЛОКА

На основе рассмотренного способа преобразования унитарного кода в двоичный код был разработан блок в стандарте КАМАК, общий вид которого приведен на рис.5. На задней панели блока расположены два дополнительных 32-контактных входных разъема. Блок имеет следующие параметры:

Число входов	- 256
Число выходов	- 8
Входные и выходные уровни	- ТТЛ

Среднее время преобразования одной координаты  
Количество микросхем малой и средней степени интеграции  
Потребляемая мощность

- 100 нс  
- 65  
- +6 В/3А  
и -6В/0,1А.




Рис.5. Общий вид блока.

## ЛИТЕРАТУРА

1. Никитюк Н.М. Авторское свидетельство №85559 от 5.10.1965 г. Бюлл.ОИПОТЗ, 1966, №17, с.93.
2. Никитюк Н.М. ПТЭ, 1967, №3, с.194.
3. Никитюк Н.М. ОИЯИ, 11-3863, Дубна, 1968.
4. Барабаш Л.С. и др. ПТЭ, 1969, №4, с.194.
5. Грачев А.Г. ОИЯИ, 10-4056, Дубна, 1968.
6. Bevington P.R., Leskovec R.A. IEEE Trans.on Nucl.Sci., 1978, vol.NS-25, No.1, p.720-721.

7. Басиладзе С.Г., Парфенов А.Н. ОИЯИ, 13-11449, Дубна, 1978.
8. Басиладзе С.Г., Парфенов А.Н. ОИЯИ, P13-12828, Дубна, 1979.
9. Басиладзе С.Г., Юдин В.К. ОИЯИ, 13-80-166, Дубна, 1980.
10. Kirsten F.A. LBL Berkeley Engineering Note EET-1353, 1970.
11. Lindsay J. et al. CERN 74-12, Geneva, 1974, p.11.
12. Werren D.W. et al. LA-5396-MS, Los Alamos, 1973.
13. Brown D. IEEE Trans. on Nucl.Sci., 1979, vol.NS-26, p.4606.
14. Bird L., Findlay R.G., Raffler A.A. Nucl.Instr. and Meth., 1979, vol.166, No.1, p.155-164.
15. Barsotti E. et al. Fermi Nations Accelerator Laboratory, FN-312, Batavia, 1978.
16. Аналоговые и цифровые интегральные схемы /под ред. С.В.Якубовского/. "Сов. радио", М., 1979.

## НЕТ ЛИ ПРОБЕЛОВ В ВАШЕЙ БИБЛИОТЕКЕ?

Вы можете получить по почте перечисленные ниже книги, если они не были заказаны ранее.

D13-11182	Труды IX Международного симпозиума по ядерной электронике. Варна, 1977.	5 р. 00 к.
D17-11490	Труды Международного симпозиума по избранным проблемам статистической механики. Дубна, 1977.	6 р. 00 к.
D6-11574	Сборник аннотаций XV совещания по ядерной спектроскопии и теории ядра. Дубна, 1978.	2 р. 50 к.
D3-11787	Труды III Международной школы по нейтронной физике. Алушта, 1978.	3 р. 00 к.
D13-11807	Труды III Международного совещания по пропорциональным и дрейфовым камерам. Дубна, 1978.	6 р. 00 к.
	Труды VI Всесоюзного совещания по ускорителям заряженных частиц. Дубна, 1978 /2 тома/	7 р. 40 к.
D1,2-12036	Труды V Международного семинара по проблемам физики высоких энергий. Дубна, 1978	5 р. 00 к.
D1,2-12450	Труды XII Международной школы молодых ученых по физике высоких энергий. Приморско, НРБ, 1978.	3 р. 00 к.
	Труды VII Всесоюзного совещания по ускорителям заряженных частиц, Дубна, 1980 /2 тома/	8 р. 00 к.
D11-80-13	Труды рабочего совещания по системам и методам аналитических вычислений на ЭВМ и их применению в теоретической физике, Дубна, 1979	3 р. 50 к.
D4-80-271	Труды Международной конференции по проблемам нескольких тел в ядерной физике. Дубна, 1979.	3 р. 00 к.
D4-80-385	Труды Международной школы по структуре ядра. Алушта, 1980.	5 р. 00 к.
D2-81-543	Труды VI Международного совещания по проблемам квантовой теории поля. Алушта, 1981	2 р. 50 к.
D10,11-81-622	Труды Международного совещания по проблемам математического моделирования в ядерно-физических исследованиях. Дубна, 1980	2 р. 50 к.
D1,2-81-728	Труды VI Международного семинара по проблемам физики высоких энергий. Дубна, 1981.	3 р. 60 к.
D17-81-758	Труды II Международного симпозиума по избранным проблемам статистической механики. Дубна, 1981.	5 р. 40 к.
D1,2-82-27	Труды Международного симпозиума по поляризационным явлениям в физике высоких энергий. Дубна, 1981.	3 р. 20 к.
P18-82-117	Труды IV совещания по использованию новых ядерно-физических методов для решения научно-технических и народнохозяйственных задач. Дубна, 1981.	3 р. 80 к.

Заказы на упомянутые книги могут быть направлены по адресу:  
101000 Москва, Главпочтамт, п/я 79  
Издательский отдел Объединенного института ядерных исследований

Рукопись поступила в издательский отдел  
25 ноября 1982 года.

**ТЕМАТИЧЕСКИЕ КАТЕГОРИИ ПУБЛИКАЦИЙ  
ОБЪЕДИНЕННОГО ИНСТИТУТА ЯДЕРНЫХ  
ИССЛЕДОВАНИЙ**

Индекс	Тематика
1.	Экспериментальная физика высоких энергий
2.	Теоретическая физика высоких энергий
3.	Экспериментальная нейтронная физика
4.	Теоретическая физика низких энергий
5.	Математика
6.	Ядерная спектроскопия и радиохимия
7.	Физика тяжелых ионов
8.	Криогеника
9.	Ускорители
10.	Автоматизация обработки экспериментальных данных
11.	Вычислительная математика и техника
12.	Химия
13.	Техника физического эксперимента
14.	Исследования твердых тел и жидкостей ядерными методами
15.	Экспериментальная физика ядерных реакций при низких энергиях
16.	Дозиметрия и физика защиты
17.	Теория конденсированного состояния
18.	Использование результатов и методов фундаментальных физических исследований в смежных областях науки и техники
19.	Биофизика

Никитюк Н.М., Самойлов В.Н., Шюсслер Р. P11-82-803  
Устройство для преобразования унитарного кода в двоичный с асинхронным способом управления

Описано устройство для преобразования унитарного кода в двоичный с асинхронным способом управления, имеющее 256 входов и 8 выходов. Время преобразования одной координаты не превышает 100 нс, если использовать обычные ТТЛ-микросхемы. Предлагаемое устройство отличается простотой и экономичностью и может быть использовано для считывания и преобразования данных в многоканальных годоскопических системах. Работа устройства проверена на макете.

Работа выполнена в Лаборатории высоких энергий ОИЯИ.

Препринт Объединенного института ядерных исследований. Дубна 1982

Nikityuk N.M., Samojlov V.N., Schussler R. P11-82-803  
Device for Unitary Code Conversion into Binary One with Asynchronous Control Mode

Device to converse unitary code into binary one with asynchronous control mode is described. As an example the device with 256 inputs and 8 outputs is considered. Conversion time for one coordinate does not exceeds 100 ns, if standard TTL-microcircuits are used. The device proposed is very simple and economical as compared to the known ones. It could be used for data readout and conversion in multichannel hodoscope systems. Its operation is checked on a model.

The investigation has been performed at the Laboratory of High Energies, JINR.

Preprint of the Joint Institute for Nuclear Research. Dubna 1982

Перевод О.С.Виноградовой.