

ОБЪЕДИНЕННЫЙ  
ИНСТИТУТ  
ЯДЕРНЫХ  
ИССЛЕДОВАНИЙ  
ДУБНА

P10-88-679

А.Г.Грачев

БЫСТРОДЕЙСТВУЮЩИЕ  
ПРИОРИТЕТНЫЕ РЕГИСТРЫ

Направлено в журнал "Приборы и техника эксперимента" и в Оргкомитет XIII Международного симпозиума по ядерной электронике. НРБ, сентябрь 1988 г.

1988

## ВВЕДЕНИЕ

Проблемы увеличения объемного сжатия, скорости поиска, а также кодирования и передачи информации многодатчиковых экспериментов ядерной физики (МЭЯФ) являются крайне важными, т.к. только путем их решения возможно увеличение эффективности использования современных дорогостоящих ускорителей заряженных частиц и ЭВМ.

Наиболее широко используемыми к настоящему времени методами поиска, кодирования и объемного сжатия информации являются двухуровневые методы регистра сдвига - двоичного счетчика<sup>/1,13/</sup> и приоритетных регистров с двоичными шифраторами<sup>/2,13/</sup>, обеспечивающими объемное сжатие информации в среднем в 6 раз и увеличение скорости поиска, кодирования и передачи информации - более чем на два порядка. Эти методы впервые в практике МЭЯФ были предложены и применены в ЛВЭ ОИЯИ еще в 1963 и 1965 гг.<sup>/1,2/</sup>. Схема первого опубликованного в печати приоритетного регистра<sup>/8/</sup>, разработанного также в ЛВЭ ОИЯИ, по своим скоростным возможностям оказалась непревзойденной до настоящего времени. Однако вследствие значительного падения напряжений на диодах цепи поиска и запрета регистра, препятствовавших его выполнению на интегральных схемах (ИС), он был применен лишь в одной из систем вывода значащей информации ферритовых искровых камер ЛВЭ ОИЯИ<sup>/4/</sup>.

К числу основных недостатков известных приоритетных регистров<sup>/3,5-10/</sup>, включая регистр<sup>/6/</sup>, получивший в ядерной электронике наиболее широкое применение, и регистр<sup>/3/</sup>, имеющий наибольшие скоростные возможности, относится наличие в них последовательно подключаемых логических элементов (ЛЭ) поиска и запрета, а также схем параллельного или последовательного выделения разрядов, занимаемых группами соседних единиц - кластерами. Последовательное соединение ЛЭ поиска и запрета приводит к значительным задержкам сигналов по длительности, равным произведению задержек ЛЭ одного разряда на число свободных от информации разрядов регистра, расположенных между группами разрядов, занимаемых соседними единицами кластеров. Максимальное число таких разрядов может быть равно Р-1, где Р - разрядность регистра числа.

Схемы параллельного или последовательного выделения сигналов от разрядов, занимаемых единицами кластеров, в известных

системах выполнялись в виде специально разработанных нестандартных схем и шифраторов<sup>/9,10/</sup>, как правило, имеющих ограничения по числу регистрируемых в кластерах соседних единиц. Не привело к полному решению этой проблемы и применение для кодирования данных о кластерах и полупроводниковых программируемых запоминающих устройств (ППЗУ)<sup>/11/</sup>. К тому же у ППЗУ оказались значительными собственные задержки, равные 70÷300 нс. К неменьшим потерям времени приводят и схемы последовательного выделения сигналов от разрядов, занимаемых единицами кластеров<sup>/2/</sup>. Известны также системы вывода данных о кластерах в позиционном коде<sup>/12/</sup>. Вывод данных в этом коде временных затрат не требует, однако приводит к неоправданному увеличению разрядностей, выводимых на внешние регистрирующие устройства (ВРУ) слов, к ограничениям количества регистрируемых соседних единиц и значительным потерям времени в дальнейшем при кодировании данных о кластерах в ЭВМ.

I. В 1987 г. в ЛВЭ ОИЯИ с целью выявления реализуемости регистра<sup>/3/</sup> на интегральных схемах, сокращения задержек в цепях поиска и запрета регистров, а также устранения указанных выше недостатков, были проведены работы, завершившиеся созданием новых универсальных приоритетных регистров (см. рис. 1-3), в которых полностью или почти полностью исключены цепи поиска и запрета, выполняемые на последовательно подключаемых логических элементах, и осуществляется выделение разрядов, занимаемых крайними единицами кластеров. Благодаря этому достигнуто предельно возможное сокращение задержек сигналов в цепях поиска и запрета. Выделение же разрядов, занимаемых крайними единицами кластеров, привело не только к исключению количественных и временных ограничений, связанных с представлениями в двоичных кодах координат средин кластеров и количестве соседних единиц, но и к возможности подключения информационных выходов регистра к соответствующим входам стандартных шифраторов и сумматоров. Подключение выходов шифраторов к входам соответствующих им сумматоров, в свою очередь, позволило получить данные о координатах средин кластеров и количественных единицах однотактно и двухтактно в случаях их распределения на границах двух соседних строк (блоков), приводя к полному исключению необходимости программного кодирования данных в ЭВМ.

II. На рис. 1 представлена принципиальная схема приоритетного регистра числа (по координате X). Цепи поиска, выделения, запрета и селективного сброса разрядов, занимаемых крайними и всеми соседними единицами кластеров, соответственно выполнены на многовходовых логических элементах: И1 - для первых




Рис. 1.

(младших) единиц кластеров, выделяемых на информационных выходах  $A_0 \div A_7$ ;  $I_2$  - для старших единиц кластеров, выделяемых на информационных выходах  $B_1 \div B_8$ ;  $I_4$  - для селективного сброса в "0" триггеров, содержащих данные отселектированного и выведенного на внешнее регистрирующее устройство (ВРУ) кластера. Двухвходовые ЛЭ ИЗ в схему регистра введены для выделения в нем информационных сигналов от всех триггеров регистра, содержащих старшие единицы кластеров одновременно. Выходы этих ЛЭ в своих разрядах подключены к входам соответствующим им ЛЭ  $I_2$ , предназначенных для приоритетного выделения старших единиц кластеров синхронно с их младшими единицами. Разница на одну единицу в обозначениях  $A_0 \div A_7$  и  $B_1 \div B_8$  введена для того, чтобы на сумматоре разности  $B_i - A_j$  получались равными числами единиц в кластерах. Регистр имеет шину "С" селективного и шину "С<sub>0</sub>" общего сброса триггеров регистра в "0". Выходные ЛЭ  $I_5$ ,  $I_6$  введены для получения выходных сигналов после каждого освобождения регистра от информации, с целью использования этих сигналов для считывания на регистр данных новых строк (блоков), содержащих информацию. Функционально независимые входы поиска и селективного сброса в регистр введены для получения возможности выставления или снятия на его информационных выходах данных, например, без их сброса с целью обследования и принятия

решения, необходимого для однословного вывода координат средин кластеров и чисел соседних единиц в случаях их распределения на границах двух соседних строк.

Работает регистр по схеме рис. 1 следующим образом. Допустим, что в триггеры регистра по входам "S" введены данные нескольких кластеров, единицы первого из которых оказались занесенными, например, в триггеры трех первых разрядов. Тогда при наличии или подаче на входные шины поиска по входам "Bx" разрешающих (высоких) потенциалов, на его информационных выходах  $A_0$ ,  $B_3$  с временной разницей примерно в 0,2-0,3 нс появятся высокие выходные потенциалы. Этими выходными сигналами через подключенные к выходам  $A_0$ ,  $B_3$  инверторы будут поданы потенциалы запрета на шины запрета, подключаемые к индивидуальным для каждой из этих шин входам всех ЛЭ соответственно И1, И2 и И4 во всех старших разрядах регистра. Этим налагается запрет как на выделение, так и на сброс в регистре кластеров, размещенных в старших разрядах. При этом по сигналам с выходов  $A_0$ ,  $B_3$ , подключаемым к входам шифраторов с сумматорами, данные этого кластера в виде координаты 0 или 1,5 и числа 3 соседних единиц могут быть выведены на внешнее регистрирующее устройство (ВРУ), а три триггера, содержащих данные, сброшены в "0" задержанным сигналом на шину "С" селективного сброса кластеров. Из схемы видно, что длительность сигнала на шину селективного сброса "С" должна быть меньше или равна длительности задержки снятия сигнала запрета, вносимой ЛЭ И2-НЕ (И1-НЕ) с тем, чтобы исключить сброс в "0" триггеров, содержащих данные следующих кластеров. При этом для выделения данных очередного кластера потенциал поиска с входных шин может и не сниматься, однако снятие на длительности, равное или больше длительности импульсов селективного сброса, необходимо для выработки сигналов готовности слов к выводу и для получения сигналов на выходе регистра после каждого его освобождения от информации. При этом ясно, что один из логических элементов И5 или И6 в регистре может быть исключен, т.к. сигналы на их выходах появляются практически одновременно. Однако здесь следует отметить, что для получения сигналов на выходах ЛЭ И5 и И6 без помех и только в случаях освобождения регистра от информации, входные шины регистра к соответствующим им входам этих ЛЭ должны быть подключены через задержки, равные или несколько большие задержек ЛЭ И1-НЕ (И2-НЕ). В допустимых случаях ЛЭ И6 может быть использован вместо схем "Быстрое ИЛИ".

В описанном выше порядке в регистре будут происходить по-очередные поиск и вывод всех записанных в него кластеров.

Из рис. 1 видно, что разрядность регистра не может быть больше максимально возможной кратности ЛЭ И1 (И2, И3), используемых в схеме.

зумемых в логических цепях поиска и запрета. Однако, как это видно из схем рис. 2 и 3, требования к кратностям ЛЭ "И" поиска и запрета могут быть уменьшены в 2 раза путем объединения шин запрета через одиночные диоды (рис. 2), или в три раза через пары диодов (рис. 3). Это одновременно приводит к возможности выполнения регистров на ЛЭ "И" кратностью до 17, разрядностями: до 30 по схеме рис. 2 и до 45 - по схеме рис. 3, значительно перекрывающими практические в них потребности.

Возможно и дальнейшее снижение числа шин запрета путем введения третьего диода и подключения эмиттеров первых инверторов в группах к специальному источнику смещения.

III. Приоритетный регистр (рис. 2) выполнен в варианте регистра по второй координате (координате Y). Он предназначен для поочередного поединичного выделения разрядов, содержащих лишь значащую информацию, и тем самым - для осуществления обращения к строкам (блокам) систем также лишь со значащей информацией. По своим функциям этот регистр совпадает с функциями обычных приоритетных регистров, однако для обеспечения режима автоматического вывода координат средин кластеров и в случаях распределения их единиц на границах двух соседних строк (блоков) он содержит схему, заранее информирующую о наличии или отсутствии информации в строке, соседней с выводимой строкой (единицей).




Рис. 2.




Рис.3.

Эта схема выполнена на ЛЭ 2И с открытыми коллекторами, одни входы которых в каждом из разрядов регистра подключены к информационным выходам, а другие - к единичным выходам триггеров соседних, старших разрядов. Выходы этих ЛЭ объединены и подключены к общей для них нагрузке, на которой и появляется сигнал СЕ, заблаговременно информирующий о наличии данных в строке, соседней с выводимой.

Из схем рис. 1, 2 и 3 также видно, что максимальное время ( $t_m$ ) прохождения в них сигналами запрета разрядов, не содержащих информацию, соответственно равно:

$$t_{m1} = L \cdot 5 \text{ нс}, \quad (1)$$

$$t_{m2} = L \cdot 5 + 0,1 \text{ нс}, \quad (2)$$

$$t_{m3} = L \cdot 5 + 0,2 \text{ нс}, \quad (3)$$

где  $L$  - длина шин запрета в метрах в регистре, 0,1 нс - время восстановления диода с переходом Шотки и 5 - время распространения сигнала по проводнику длиной в 1 м.

Из-за того, что параллельное включение шин запрета регистров не приводит в них к суммированию времени распространения сигналов и из-за того, что время восстановления диода в 0,1 нс равно времени прохождения сигнала по проводнику длиной лишь 2 см, можно сделать вывод о том, что в регистрах по схемам рис. 1-3 скорости прохождения сигналами запрета разрядов, не содержащих информацию, равны или близки скорости распространения сигнала по проводнику. Этим утверждением не учитываются длительности фронтов сигналов в цепях запрета.

Из выражений (1)-(3) видно, что время прохождения в каждом из регистров одного разряда ( $t_{1p}$ ) соответственно равно:

$$t_{1p} = \frac{L \cdot 5}{P}; \quad \frac{L \cdot 5 + 0,1}{P} \quad \text{и} \quad \frac{L \cdot 5 + 0,2}{P} \text{ нс}, \quad (4)$$

где Р - разрядность регистра. При этом величины, обратные этим временам, эквивалентны частотам ( $F_{экв}$ ) прохождения в них разрядов без информации:

$$F_{экв} = \frac{1}{t_{1p}} = \frac{P}{L \cdot 5}, \quad \frac{P}{L \cdot 5 + 0,1} \quad \text{и} \quad \frac{P}{L \cdot 5 + 0,2} \text{ ГГц}. \quad (5)$$

Ясно, что эти частоты поиска разрядов в регистрах с информацией будут предельно возможными, ограничиваемыми скоростью распространения тока по проводнику.

Однако здесь следует отметить, что в двухуровневых XY вариантах использования этих регистров<sup>/2/</sup> максимально возможная эквивалентная частота поиска каналов спектрометров со значащей информацией ( $F_{экв. макс.}$ ) превысит эквивалентную частоту по выражению (5) в Р раз, где Р - разрядность регистра числа - регистра X. На самом деле в регистре Y за времена, равные  $t_{1p}$ , будут пропускаться все свободные от информации разряды, каждый из которых соответствует Р разрядным группам регистрируемых каналов, по разрядностям, равным разрядностям регистров числа - регистров X, поэтому

$$F_{экв. макс.} = F_{экв.} \cdot P.$$

Этот пример является наглядной иллюстрацией высокой эффективности использования двухкоординатного поиска значащей информации, впервые примененного в ЛВЭ ОИЯИ<sup>/2/</sup>. Так, например, в условиях 1000-проводочных камер  $P = \sqrt{1000} = 32$ ,

$$F_{экв. макс.} = F_{экв.} \cdot 32.$$

В наиболее широко используемых приоритетных регистрах, обычно выполняемых для каждого из разрядов на парах ЛЭ 2И-НЕ типа TTL серий 155, 555, 531, поразрядные задержки соответственно имеют значения  $2 \cdot 15; 2 \cdot 5$  и  $2 \cdot 2,7$  нс, которые превышают поразрядные задержки регистров по схемам рис. 1, 2 и 3 соответственно в 300, 100 и 54 раза. Отсюда ясно, что приведенные здесь регистры с параллельной логикой запрета по своим скоростным возможностям превышают скоростные возможности реги-

стров с последовательной логикой запрета более чем на 1,5 порядка. Благодаря этим регистрам и техническим решениям<sup>/2,10/</sup> достигается увеличение скорости поиска информации в среднем более, чем на 3,5 порядка, и объемного ее сжатия - также в среднем почти на порядок.

## ЗАКЛЮЧЕНИЕ

Разработаны и приведены варианты новых схемно простых функционально полных приоритетных регистров, скорости поиска одиночных разрядов с информацией, а также разрядов, занимаемых крайними единицами кластеров, в которых равны или близки скорости прохождения тока по проводнику.

В двухуровневых вариантах применения приоритетных регистров эти предельные скорости поиска информации увеличиваются более чем на порядок.

Схемная простота регистров, их широкие функциональные и предельные скоростные возможности дают право на вывод о том, что ими в двухуровневых вариантах использования, например, в вариантах<sup>/2, 10/</sup>, завершено решение проблем по созданию современных универсальных быстродействующих и в то же время экономичных автоматических регистрирующих устройств (АРУ) для многодатчиковых экспериментов ядерной физики, получивших наиболее широкое практическое применение<sup>/13/</sup>.

Значительное увеличение скорости работы приоритетных регистров приведет к еще более широкому применению в физических экспериментах программно-процессорных систем отбора полезных событий<sup>/14/</sup>.

## ЛИТЕРАТУРА

1. Владимиров В.А., Грачев А.Г. А.с. №178177(СССР) от 29.10. 1965 г., с приоритетом от 21.05.1963 г. БИ, №2, 1966.
2. Грачев А.Г. А.с. №202581 (СССР) от 29.06.67 г., БИ, №19, 1967.
3. Грачев А.Г. А.с. №187400, (СССР), от 30.07.66 г., с приоритетом от 13.05.65 г., БИ, №20, 1966 г.; ПТЭ, 1967, №2, с.208.
4. Грачев А.Г. Препринты ОИЯИ №2659 и №2660, Дубна, 1966.
5. Грачев А.Г. Препринт ОИЯИ 10-4056, Дубна, 1968.
6. Lihsay J., Paizer International Symposium on Nuclear Electronikis, Versailles, 1968, 22-1; Криенен Ф. Препринт ЦЕРН 64-30, 1964.
7. Бабаев А.И. и др. - ПТЭ, 1968, 3, с.75.

8. Карпенков Ю.Д., Макаров Т.П., Симонов Ю.Н. Препринт ИФВЭ, 71-98, 1971.
9. Вишняков В.В., Грачев А.Г., Журавлев Н.И. Препринт ОИЯИ, 10-5804, Дубна, 1971.
10. Грачев А.Г. А.с. №1300639 (СССР) от 30.03.87 г., с приоритетом от 17.05.85 г., БИ, 1987, №12.
11. Кожевников Ю.А. Препринт ОИЯИ 13-85-697, Дубна, 1985; ПТЭ, 1987, 4, с.44.
12. Бирюлев В.К. и др. Препринт ОИЯИ 13-80-144, Дубна, 1980.
13. Басиладзе С.Г. Быстродействующая ядерная электроника. М.: Энергоатомиздат, 1982, с.137.
14. Канцеров В.А., Першин А.С. - ПТЭ, 1987, 4, с.11.

Рукопись поступила в издательский отдел  
13 сентября 1988 года.

Грачев А.Г.

P10-88-679

Быстродействующие приоритетные регистры

Приведены схемно несложные быстродействующие управляемые варианты приоритетных регистров, выполняемых на логических элементах с параллельной и параллельно-последовательной логикой поиска и запрета разрядов, занимаемых крайними единицами кластеров. Скорости прохождения сигналами разрядов в регистрах без информации достигаются равными или близкими скоростями прохождения сигналов по проводнику. Регистры по принципу построения не имеют ограничений по числу регистрируемых в кластерах соседних единиц, и рассчитаны для подключения к стандартным логическим схемам, универсальным по своим возможностям и назначению.

Работа выполнена в Лаборатории высоких проблем ОИЯИ.

Препринт Объединенного института ядерных исследований. Дубна 1988

Перевод О.С.Виноградовой

Grachev A.G.

P10-88-679

Fast Priority Registers

Circuits of fast simple controlled versions of priority registers made on logic elements with a parallel and parallel-serial logic of each and forbidding of places of boundary units of clusters are given. Velocities of signal transmission of places in registers without information are equal or near velocities of signal transmission along the conductor. Registers are constructed so that they are not limited by the number of registered in clusters neighboring units. They are intended for connection with standard automation and computational techniques logical nets and thus have universal possibilities and purposes.

The investigation has been performed at the Laboratory of High Energies, JINR.

Preprint of the Joint Institute for Nuclear Research. Dubna 1988

8. Карпенков Ю.Д., Макаров Т.П., Симонов Ю.Н. Препринт ИФВЭ, 71-98, 1971.
9. Вишняков В.В., Грачев А.Г., Журавлев Н.И. Препринт ОИЯИ, 10-5804, Дубна, 1971.
10. Грачев А.Г. А.с. №1300639 (СССР) от 30.03.87 г., с приоритетом от 17.05.85 г., БИ, 1987, №12.
11. Кожевников Ю.А. Препринт ОИЯИ 13-85-697, Дубна, 1985; ПТЭ, 1987, 4, с.44.
12. Бирюлев В.К. и др. Препринт ОИЯИ 13-80-144, Дубна, 1980.
13. Басиладзе С.Г. Быстродействующая ядерная электроника. М.: Энергоатомиздат, 1982, с.137.
14. Канцеров В.А., Першин А.С. - ПТЭ, 1987, 4, с.11.

Грачев А.Г.

P10-88-679

Быстродействующие приоритетные регистры

Приведены схемно несложные быстродействующие управляемые варианты приоритетных регистров, выполняемых на логических элементах с параллельной и параллельно-последовательной логикой поиска и запрета разрядов, занимаемых крайними единицами кластеров. Скорости прохождения сигналами разрядов в регистрах без информации достигаются равными или близкими скоростями прохождения сигналов по проводнику. Регистры по принципу построения не имеют ограничений по числу регистрируемых в кластерах соседних единиц, и рассчитаны для подключения к стандартным логическим схемам, универсальным по своим возможностям и назначению.

Работа выполнена в Лаборатории высоких проблем ОИЯИ.

Препринт Объединенного института ядерных исследований. Дубна 1988

Перевод О.С.Виноградовой

Grachev A.G.

P10-88-679

Fast Priority Registers

Circuits of fast simple controlled versions of priority registers made on logic elements with a parallel and parallel-serial logic of each and forbidding of places of boundary units of clusters are given. Velocities of signal transmission of places in registers without information are equal or near velocities of signal transmission along the conductor. Registers are constructed so that they are not limited by the number of registered in clusters neighboring units. They are intended for connection with standard automation and computational techniques logical nets and thus have universal possibilities and purposes.

The investigation has been performed at the Laboratory of High Energies, JINR.

Preprint of the Joint Institute for Nuclear Research. Dubna 1988

Рукопись поступила в издательский отдел  
13 сентября 1988 года.