

сообщения  
объединенного  
института  
ядерных  
исследований  
дубна

1394 / 2-81

10-80-830

Е.В.Черных

СТАНДАРТНЫЕ ИНТЕРФЕЙСЫ  
МНОГОПРОЦЕССОРНЫХ СИСТЕМ

(Обзор)

1980

## 1. ВВЕДЕНИЕ

В настоящее время имеется ряд интерфейсов /И/, позволяющих создавать центры управления /ЦУ/ с несколькими источниками программ /ИП/ в системах автоматизации экспериментов с большим числом модулей. В стандарте КАМАК это системный крейт /СК/ нескольких типов, который, несмотря на отсутствие официального стандарта, фактически стандартизован в крупных физических лабораториях<sup>/1-3/</sup>; многоконтроллерный крейт /МК/ - стандарт EUR 6500 - и разрабатываемый в Европе стандарт COMPEX /КОМПЕКС/, предусматривающий более эффективное использование магистрали КАМАК. В США разрабатывается стандарт FASTBUS /быстрая магистраль - БМ/, предназначенный для автоматизации экспериментов физики высоких энергий, в основу которого заложена многопроцессорная сегментированная структура. Основные принципы СК и МК<sup>/4/</sup> изложены на русском языке в работах<sup>/5,6/</sup> и др. и здесь не приводятся.

## 2. СИСТЕМНЫЙ КРЕЙТ

Структурная схема системы автоматизации на основе СК приведена на рис.1. Основной центр управления /ОЦУ/ в этой системе выполнен на основе СК, а локальный /ЛЦУ/ - на основе МК. В этом разделе рассмотрены системные крейты фирм GEC-Elliott /ДЕ/ и Kinetic Systems /КС/. СК разработки Лаборатории высоких энергий ОИЯИ здесь также не рассматривается, так как подробно описан в литературе<sup>/7/</sup> и по характеристикам близок к СК ДЕ.

В СК ДЕ основная магистраль и магистраль доступа функционально специализированы и конструктивно разделены. В СК КС основная магистраль не специализирована. Контроллер СК этих фирм для модулей в одном с ним крейте выполняет одновременно функции контроллера типа А<sup>/8/</sup>. При работе с этими модулями контроллер /К/ коммутирует шины R и W магистрали.

В табл.1 показано назначение шин W магистрали СК ДЕ<sup>/9/</sup> в фазе подготовки выполнения команды. Шины R используются для двустороннего обмена данными. Назначение остальных шин в крейте стандартное. Управление доступом к магистрали СК ДЕ централизованное по схеме "цепочки" и выполняется контроллером. Схема обмена данными при адресации блока в крейте с контроллером СК /код номера ветви равен нулю/ приведена на рис.2. В цикле

ОГЬЕДИНЕННЫЙ ЦЕНТР  
НАУКИ ИССЛЕДОВАНИЙ  
БИБЛИОТЕКА




Рис.1. Структурная схема системы на основе стандарта КАМАК и функциональные уровни ее компонентов: ОЦУ и ЛЦУ - основной и локальные центры управления, ИП - источник программы, КСК - контроллер системного крейта, Иип - интерфейс источника программы, Мд - магистраль доступа, МСК - магистраль системного крейта, ИВ - интерфейс ветви, МВ - магистраль ветви, Кк - контроллер крейта, МК - магистраль крейта, М - модуль, И<sub>1</sub>, И<sub>2</sub>, И<sub>3</sub> - интерфейсы.

Таблица 1

Назначение шин W системного крейта фирмы GEC-Elliott в фазе подготовки выполнения команды

Шины	Назначение	Обозначение
1÷5	Код N	N
6÷8	Код C	C
9	Операция с регистром номеров одновременно адресуемых крейтов	CAR
10	Операция с регистром номеров крейтов на линии	SR
11	Чтение GL	G
12÷14	Код N	B
16	Синхросигнал от ИВ к контроллеру	T
19÷24	Код адреса специального блока в СК	IDC
15,17,18	Резерв	-




Рис.2. Схема обмена данными в крейте с контроллером системного крейта фирмы GEC-Elliott.




Рис.3. Структурная схема источника программ, адресуемого по шинам IDC в системном крейте фирмы GEC-Elliott.

чтения запросов GL в крейте сигнал В не вырабатывается. Если в команде код номера ветви не равен нулю, К в течение фазы подготовки выполнения цикла декодирует его в один из семи фиксированных номеров станций, в которых могут размещаться ИВ. Сигнал В в крейте также не вырабатывается, коммутация шин R и W не производится, а ИВ выдает в К сигнал Т для синхронизации цикла ветви с работой К /10/.

В команде ИП в форме ВСNA содержится адрес только одного модуля. Но в СК ДЕ источник программы может одновременно выдать на шины IDC адрес специального блока в крейте. Структурная схема такого блока приведена на рис.3. При адресации к нему по шинам IDC он принимает данные, если сигнал F16=0,




Рис. 4. Схема обработки запросов в системном крейте фирмы GEC-Elliott. ИИП - интерфейс ЭВМ, ГВП - генератор вектора прерывания, К - контроллер, ИВ - интерфейс ветви, ВД - запрос, ВГ - команда чтения слова GL.

и выдает их, если сигнал  $F16=1$ . В работе<sup>12/</sup> описано применение такого блока для исключения передачи в ЭВМ с физической установки информации, не представляющей ценности. Интерфейс ЭВМ в циклах приема информации по каналу прямого доступа устанавливает на шинах IDC адрес микропроцессорного ИП повышенного быстродействия. Этот ИП анализирует передаваемую информацию и может прервать передачу, если информация не представляет ценности.

Источниками запросов на обслуживание в СК ДЕ являются К и 7 ИВ. Сигнал запроса в каждом из этих блоков выводится на разъем на задней панели<sup>10,11/</sup>. Обработка запроса производится по централизованной схеме специализированным ИП в СК - генератором вектора прерывания /ГВП//<sup>12/</sup>. Для каждого интерфейса ЭВМ в СК необходим один ГВП, подключенный к нему через межблочную магистраль. Межблочная магистраль связывает интерфейсные блоки одной ЭВМ по передним панелям и включает также магистраль связи с ЭВМ. В интерфейсах ЭВМ, разработанных недавно, ГВП конструктивно включен в состав интерфейса<sup>13/</sup>. Запросы распределяются между имеющимися ГВП и подводятся к ним через разъемы на задней панели. При появлении запроса ГВП выполняет обработку его, читая при этом слово GL, и записывает вектор прерывания в интерфейс ЭВМ /рис. 4/. В векторе прерывания для кода комера ИВ отведены 3 разряда, базового адреса в памяти - 8, кода адреса запроса - 5<sup>12/</sup>. Специальный разряд захвата в ГВП блокирует прием других запросов до конца обработки принятого. Путем сброса разряда захвата командой КАМАК обеспечена возможность прерывать обработку запроса более высокого уровня, если необходимо обработать другой запрос.

Предусмотрены 2 режима работы ГВП. В режиме ветви он обрабатывает запросы в ветви с высшим приоритетом, пока все они не будут сняты или не появится запрос в ветви с более высоким приоритетом. В режиме приоритета GL 8 источников запросов циклически опрашиваются и в векторе прерывания размещается код запроса со старшим номером GL независимо от номера ветви.





Рис. 5. Схема обработки запроса и выполнения команд в системном крейте фирмы Kinetic Systems; ИП - источник программы, ИВ - интерфейс ветви, К - контроллер.

Рис. 6. а/ - формат кода команды источника программы в системном крейте фирмы Kinetic Systems; б/ - схема формирования вектора прерывания в контроллере системного крейта фирмы Kinetic Systems.



В СК КС управление доступом к магистрали и обработка запросов на обслуживание централизованы и проводятся контроллером по схеме независимых запросов /используются линии L /<sup>14/</sup>. К в ответ на сигнал L=1 выдает команду чтения F(1)A(12) по адресу блока, выдавшего L. ИП по команде F(1)A(12) устанавливает код команды на шины R и сигнал PI=1 /рис. 5/. Если в коде команды /рис. 6а/ разряд T=1, К выполняет последовательно команды NA<sub>1</sub>F<sub>1</sub> и NA<sub>2</sub>F<sub>2</sub>. Если разряд T=0, К выполняет одну команду NA<sub>1</sub>F<sub>1</sub>; на рис. 5 показан пример выполнения команды чтения статусного регистра ИВ<sup>15/</sup>. При записи ИП должен выдать данные на шины R, а при чтении - принять данные в цикле выполнения команды.

Рассмотрим в качестве примера выполнение команды записи в параллельной ветви. ИВ KS 3991 имеет 6 регистров: коман-

ды, записываемых и считываемых данных, статуса, запросов и маски запросов<sup>15/</sup>. Первые 5 из них обеспечивают связь магистралей СК и ветви. Цикл ветви запускается записью в регистр команды чтения или управления. Если в этот регистр заносится команда записи, цикл запускается последующей записью данных в регистр записываемых данных. Последовательность выполнения команды показана на рис.5. При записи  $N_{IB} A_1 F_1$  код CNAF переписывается из ИП в ИВ. При записи  $N_{IB} A_2 F_2$  данные из ИП переписываются в ИВ и запускается цикл ветви.

Блок с запросом на обслуживание по команде F(1)A(12) выдает содержимое регистра запросов на шины R /например, слово GL в ИВ/ и устанавливает сигнал P1=0. Двоичный код разряда с высшим приоритетом в слове GL /код запроса/ вместе с пятиразрядным кодом номера станции блока образуют адрес слова внутренней ОЗУ контроллера /рис.6б/. Объем ОЗУ равен 1K 11-разрядных слов; 5 разрядов в слове отведены для адреса ИП - приемника запроса. Затем К выполняет команду записи вектора прерывания:  $N_{ИП} A(8)F(17)$ . 576 слов ОЗУ служат для обработки запросов, остальные могут использоваться для хранения данных и др. Запись и чтение информации в ОЗУ производится командами КАМАК по адресу, предварительно записанному в регистр адреса. Предусмотрен режим увеличения содержимого регистра адреса на 1 после каждой операции с ОЗУ. Отметим, что чтение регистра запросов в блоках фирмы КС производится командой F(1)A(12), что обеспечивает возможность обработки их запросов контроллером системного крейта. Для обеспечения возможности обработки запросов модулей других фирм в крейте СК КС необходима их модификация.

### 3. РАЗРАБОТКА СТАНДАРТА БОЛЕЕ ЭФФЕКТИВНОГО ИСПОЛЬЗОВАНИЯ МАГИСТРАЛИ КАМАК

Стандарт КОМПЕКС (COMPEX - Compatible Extended Use of the CAMAC Dataway), разрабатываемый соответствующей группой комитета ESONE, предусматривает введение режима более эффективного использования магистрали крейта в дополнение к исходному<sup>4,16/</sup>. Чтобы уменьшить сложности использования микропроцессоров и памяти большой емкости в установках КАМАК, при разработке этого стандарта поставлены следующие цели: 1/ увеличить область адресации, доступную в течение одной операции, 2/ обеспечить в крейте асинхронный цикл типа запрос-ответ, 3/ уменьшить длительность цикла<sup>17/</sup>. Новый стандарт должен быть совместим со старым, т.е. модули КОМПЕКС должны быть способны работать в одном крейте с блоками, изготовленными в соответствии со стандартами, описанными в<sup>4,16/</sup>. При разработке стандарта использован ряд пред-

Таблица 2

Функции, используемые в стандарте КОМПЕКС

Функция	Тип адресации	N	Использование шин
F(13) -чтение	Географическая	Есть	EW1÷EWi - адрес, $i \leq 24$
F(29) - запись			ER1÷ER24 - данные и статус модуля
F(15) -чтение	Логическая	Нет	EW1÷EW24 - адрес
F(31) - запись			ER1÷ER24 - данные и статус модуля
F(7) - передача вектора прерывания	Логическая	Нет	EW1÷EW24 - не используются ER1÷ER24 - вектор прерывания

Таблица 3

Назначение шин магистрали крейта, используемых в стандарте КОМПЕКС

Обозначение	Назначение	Источник сигнала
EW1÷EW24	Адрес	К
ES1	Адрес и функция установлены	К
ES2	Команда принята	М
EQ	Данные установлены	М,К
EA1	Конец блока данных	М,К
EA2, EA4, EA8	Резерв	-
ER1÷ER24	Данные	М,К
EX	Вектор прерывания установлен	М со старшим запросом
EZ	Установка в начальное состояние	К
EC	Сброс	К

ложений, выработанных группой разработки быстрой магистрали<sup>21/</sup>. Кроме решения указанных задач, в новом стандарте эффективнее выполняются обработка запросов на обслуживание и завершение блочных передач.

Стандартом вводятся 5 функций КАМАК из числа резервных в исходном стандарте <sup>/16/</sup>, при выполнении которых магистраль М/ используется по-новому <sup>/17/ /табл.2/</sup>.

Перед исходным обозначением шины, используемой по-новому, добавляется буква E (extended) <sup>/табл.3/</sup>. Шины, используемые "по-старому", сохраняют прежнее обозначение.

Возможны географическая /позиционная/ и логическая адресация. При географической адресации используются линия N и необходимое число шин EW, во время логической адресации линия N не используется, но обязательна выдача адреса на все 24 шины EW. Модуль может иметь больше одного логического адреса, причем возможно его изменение командой записи в регистры модуля или механическим переключателем.

Магистраль КОМПЕКС можно рассматривать как функционально специализированную, причем вектор прерывания является особым видом данных и передается в цикле, отличающемся от цикла обмена данными. Доступ К к магистрали КОМПЕКС производится в соответствии со стандартом EUR 6500<sup>/4/</sup>. На рис.7 приведена временная диаграмма чтения <sup>/18/</sup>. Получив доступ к магистрали, К выдает команду и адрес, а в конце интервала 1-3 - сигнал ES1=1. Адресуемый модуль выдает данные и статус, а также сигнал ES2=1. К принимает данные, выдает сигнал ES1=0 и через 50 нс освобождает шины адреса. Модуль выдает сигнал ES2=0 и освобождает шины данных, а К освобождает М. Интервал 4-5 введен для учета времени установления данных на М. Для предотвращения блокировки цикла неисправным модулем каждый К должен иметь сторожевой таймер. При срабатывании таймера выдается сигнал ES1=0, и при записи с шин ER снимаются данные. Через 50 нс освобождаются шины EW. По сигналу ES1=0 все модули КОМПЕКС должны освободить М. Это требование обеспечивает также правильную реакцию модулей на сигнал ACL от контроллера последовательной ветви <sup>/4/</sup>. С целью упрощения схемы модулей все задержки установления сигналов на шинах М должны выполняться в К. Минимальная длительность цикла будет равна примерно 0,7 мкс <sup>/19/</sup>.

На рис.8 приведена временная диаграмма записи. Получив доступ к М, К выдает команду и адрес, затем через 100 нс - данные и в конце интервала 2-3 - сигнал ES1=1. Адресуемый модуль по этому сигналу принимает данные и генерирует сигнал ES2=1. К через 50 нс выдает сигнал ES1=0 и освобождает шины данных. Еще через 50 нс /в конце интервала 5-6/ К освобождает шины команды и адреса. Модуль по сигналу ES1=0 выдает сигнал ES2=0, а К по этому сигналу освобождает М. Интервалы 1-2 и 5-6 введены для предотвращения бросков тока, а интервал 2-3 - для установления данных на шинах R магистрали.




Рис.7. Временная диаграмма цикла чтения в стандарте КОМПЕКС.




Рис.8. Временная диаграмма цикла записи в стандарте КОМПЕКС.




Рис.9. Временная диаграмма цикла обработки запроса обслуживания в стандарте КОМПЕКС.

6	8	10
R24 ÷ R19	R18 ÷ R11	R10 ÷ R1
Адрес в приёмнике	Адрес источника	Код задачи

Рис.10. Формат вектора прерывания в стандарте КОМПЕКС.

Обработка запросов на обслуживание производится по распределенной схеме. Временная диаграмма обработки приведена на рис.9<sup>/18/</sup>. При наличии запроса на обслуживание модуль выдает сигнал  $L=1$ . Специальный сервисный блок, обнаружив сигнал  $L=1$ , действует как К и получает доступ к М. Затем он выдает функцию  $F(17)$  и сигнал  $ES1=1$ . В ответ на это все модули с  $L=1$  выдают на шины ER свои векторы прерывания /рис.10/. Приоритет вектора задается разрядами кода задачи. Процесс установления на шинах ER вектора со старшим приоритетом аналогичен используемому в быстрой магистрали для установления кода старшего приоритета при споре К за доступ к М. Этот процесс рассмотрен при описании БМ в данной работе.

После установления на шинах ER вектора со старшим приоритетом модуль, выдавший его /передатчик/, выдает сигнал  $EX=1$ . Все модули, способные принимать вектор, сравнивают коды назначения вектора на магистрали со своим внутренним кодом. Модуль, в котором эти коды совпали /приемник/, принимает коды источника и задачи с магистрали и выдает сигнал  $ES2=1$ . Пере-

датчик по условию  $ES1 \cdot ES2$  маскирует источник запроса. Сервисный блок по сигналу  $ES2=1$  выдает сигнал  $ES1=0$ . Затем приемник генерирует сигнал  $ES2=0$ , а передатчик - сигнал  $EX=0$ . Сервисный блок снимает функцию  $F(7)$  и освобождает М. Если приемник не может по какой-либо причине принять вектор, он вырабатывает  $ES2$  и дополнительный статусный сигнал /например, Q /, чтобы предотвратить маскировку передатчиком запроса.

Необходимо отметить, что в проекте стандарта<sup>/18/</sup> раздел обработки запросов на обслуживание еще не проработан как спецификация, а приведен пока в виде описания.

В режиме блочных передач число передаваемых слов часто неизвестно в начале передачи. Для сообщения о передаче последнего слова блока в цикле его передачи выдается сигнал КОНЕЦ БЛОКА на шину EA1. Сигнал может вырабатываться контроллером или модулем, но в любом случае оба заканчивают передачу. Если сигнал КОНЕЦ БЛОКА выдается модулем, он должен быть выдан одновременно с сигналом  $EQ=1$  и данными.

#### 4. РАЗРАБОТКА БЫСТРОЙ МАГИСТРАЛИ

Общие сведения о быстрой магистрали, изложенные на русском языке в работе<sup>/5/</sup>, здесь не приводятся. Наиболее полное описание БМ приведено в проекте стандарта<sup>/20/</sup> и работах<sup>/21,22/</sup>. Основная структурная единица БМ - сегмент. Сегментом может быть крейт с магистралью или кабель. В крейте, установленном в 19-дюймовой стойке, помещаются 26 блоков<sup>/22/</sup> двух типов: ведущий и ведомый или контроллер и модуль. Структурная схема системы на основе БМ приведена на рис.11. Контроллеры и модули в одном крейте работают независимо от других крейтов. Если контроллеру необходимо связаться с модулем в другом крейте, интерфейс связи сегментов /СС/ формирует необходимый тракт связи. СС может пропускать сообщения только в одном или в обоих направлениях. В БМ используется один тип интерфейса, т.е. назначение шин М и протокол связи единые для всей М независимо от назначения и объема системы.

Назначение шин БМ показано в табл.4<sup>/20/</sup>. Отметим, что используются совмещенные шины адреса и данных; магистраль доступа функционально специализирована, но конструктивно выполнена вместе с основной М. В этой таблице М означает модуль, А - арбитр, т.е. логическая схема, смонтированная на М в середине крейта и иницирующая процесс арбитража - установления вектора старшего приоритета на шинах AL. Шины питания в таблице не показаны.

Так как в больших установках физики высоких энергий число модулей электроники детекторов велико, для упрощения их схемы




Рис.11. Структурная схема системы на основе быстрой магистрали и функциональные уровни ее компонентов: ИП - источник программы, Иип - интерфейс источника программы, СС - интерфейс связи сегментов, Мс - магистраль сегмента, М - модуль.

и уменьшения стоимости в крейте введена дополнительно так называемая Т-магистраль. Она предназначена для сбора рассеянных данных без затрат времени на чтение модулей с нулевой информацией. Уровень сигнала ЕТ определяет, какая информация передается по Т-шинам: управляющая или статусная /рис.12/. В табл.5 приведены режимы обмена информацией в БМ, а на рис.13 временная диаграмма чтения одного слова данных в К. Длительность цикла в БМ в режиме однословной передачи составляет 0,1 мкс, что достигается применением интегральных схем серии ЭСЛ.

При адресации нескольких модулей сообщение адресовано одновременно нескольким модулям. Расширенный адрес получается в 3-цикловой передаче при косвенной адресации. Сигналы AS, АК обеспечивают диалог запрос-ответ и действуют в течение одного цикла /табл.4/. Наличие этих сигналов, а также сигнала GK заставляет остальные блоки снять сигналы с М и гарантирует невмешательство других К при выполнении макрооперации с модулями в различных крейтах. Сигнал GK=1, установленный контроллером в крейте Б для адресации модуля, удерживается в нем в течение длительности макрооперации, т.е. пока К удерживает GK=1 в крейте А. Поэтому, несмотря на отсутствие сигналов AS, АК в крейте Б, он защищен от доступа со стороны других /рис.14/ К.

Таблица 4  
Назначение шин быстрой магистрали

Обозначение сигнала	Название	Кем выдается	Назначение
<u>Основная магистраль</u>			
AS	Синхросигнал адреса	К	Адресация и сообщение статуса связи
AK	Подтверждение адреса	М	
WT	Требование задержки	СС	
CB	Однословная/блочная передача	К	
NH	Однонаправленная передача	К	
BK	Подтверждение занятости магистрали	СС,М	
NK	Неподтверждение занятости магистрали	СС,М	
AD	Адрес/Данные/32 шины/	К/К,М	
ED	Чтение/запись	К	
DS	Синхросигнал данных	К	
DK	Подтверждение данных	М	данные и управление обменом
PA	Четность	К,М	
PE	Разрешение четности	К,М	арбитраж
AL	Вектор арбитража/6 шин/	К	
AP	Запрос арбитража	К	
AG	Разрешение арбитража	А	магистрали
VV	Вектор установлен	А	
GK	Подтверждение предоставления магистрали	К	диагностика
IT	Установка в начальное состояние	К	
SR	Запрос обслуживания	М	
SL	Последовательная линия		
Всего 57 шин			
<u>Т-магистраль</u>			
ET	Разрешение для Т-шин	К	
TL	Т-шины /32 шины/	К,М	
TP	Т-контакт	-	
Всего 34 шины			






Рис.12. Схема разводки шин T-магистрали.




Рис.13. Временная диаграмма одноадресного чтения типа запрос-ответ в быстрой магистрали. L - задержка в модуле, S - задержка выдачи следующего сигнала, В - задержка в магистрали.

Таблица 5

Режимы обмена информацией в быстрой магистрали

Цикл адреса	Адресация	NH=0		NH=1	
		Одного модуля		Нескольких модулей	
	Область адресации	CB=0	Данные	CB=1	Управление
	CB	0	1	1	0
	NH	0	0	1	1
Цикл данных	Передача	Блочная		По расширенному адресу	
		Однословная	Запрос-ответ	Однонаправленная	Запрос-ответ

В БМ используются логический и географический способы адресации. Рекомендуемый формат адреса при логической адресации приведен на рис.15а/21/. Таким образом, максимальное число сегментов равно 255, в каждом можно прямо адресовать 16 Мслов. Если необходимо адресовать больше 16 Мслов, сегменту могут




Рис.14. Схема выполнения макрооперации с модулями в разных сегментах, К - контроллер, М - модуль, СС - интерфейс связи сегментов, А и Б - сегменты.





Рис.15. Форматы адресации в быстрой магистрали: а/ рекомендуемый при логической адресации; б/ при географической адресации.



быть присвоены несколько адресов из числа 255. Число разрядов, используемое для адреса в модуле, зависит от типа модуля. При адресации сегмента интерфейс связи сегментов, получая адрес, устанавливает в 0 разряды адреса сегмента. Это упрощает модуль, т.к. позволяет исключить в нем схемы дешифрации адреса сегмента. Формат адреса при географической адресации показан на рис.15б. После зануления поля адреса сегмента специальные схемы, размещенные вместе с арбитром на задней панели крейта, опознав 27 нулей в старших разрядах адреса, выдают сигнал ET=1, дешифрируют код географического адреса и выдают сигнал TL=1 на соответствующую T-шину. Выбранный модуль выдает в К сигнал АК=1, далее цикл протекает как обычно.

При адресации нескольких модулей СС опознает в слове адреса адрес сегмента и, если второй разряд G=1, устанавливает первый разряд L=1. Модуль выбран, если L=1. Комбинация адреса сегмента /0 или один из 255/ и разрядов G,L позволяют адресовать модули в одном, нескольких или всех сегментах. При этом вместо сигналов АК, ДК для установления связи К и модуля используется сигнал WT.

В СС в направлении сообщения /см.рис.16/ можно выделить логические цепи модуля и К/20/. Первые управляют со стороны сегмента А, вторые управляют сегментом Б. К, начиная связь, включает сторожевой таймер, обычно сбрасываемый сигналом




Рис.16. Схема связи сегментов. СС - интерфейс связи сегментов, К - контроллер, М - модуль.




Рис.17. Логическая схема цепей контроллера для доступа к быстрой магистрали.

подтверждения от модуля. Этот сигнал от модуля в другом сегменте поступит значительно позже, чем от модуля в одном сегменте с К. Поэтому СС выдает сигнал  $WT=1$  для сброса таймера в К. Все временные задержки, необходимые для проведения связи с сегментом Б, вводятся логическими цепями контроллера СС. Это освобождает К, ведущий обмен, от необходимости хранить информацию о задержках для всего тракта связи.

Все временные задержки, например задержка выдачи одного сигнала после другого, выдаются К. В блочных передачах типа запрос-ответ слова данных тактируются обоими фронтами сигналов DS /при записи/ и ДК /при чтении/.

Логические цепи модуля СС содержат таблицу распределения сообщений. Разряды адреса сегмента в слове адреса служат указателем адреса в этой таблице. Один разряд выбранного слова таблицы определяет, должен ли СС передать дальше сообщение, второй - адресовано ли сообщение этому сегменту.

Основные ресурсы БМ - это сегменты и СС, соответственно старший разряд  $AL_5$  определяет, код локального ( $AL_5=0$ ) или глобального ( $AL_5=1$ ) приоритета несут остальные 5 разрядов  $AL$  /рис.17/. Отметим, что уровень приоритета сообщения с локальным приоритетом при передаче

в другой сегмент меняется, так как СС присваивает ему собственный уровень. В БМ применяется распределенное управление доступом к М сегмента. К выдает сигнал  $AR=1$ , и арбитр проверяет, собирается ли К, использующий М в данный момент времени, освободить ее, т.е. установить сигнал  $GK=0$ . Если да, арбитр выдает сигнал  $AG=1$ , заставляя каждый из спорящих за М контроллеров попытаться установить свой вектор на шинах  $AL$ . Логическая схема цепей К, выдающих вектор на М, приведена на рис.17, а пример диаграммы процесса установления старшего вектора - на рис.18<sup>/23/</sup>. Спорят за доступ к М три К: А, В - в крайних станциях и Б - в середине сегмента. Приведены векторы каждого из них и последовательно выдаваемые ими на шины  $AL$  коды, а также значения сигнала ВЕКТОР УСТАНОВЛЕН. Коды на шинах  $AL$  приведены на наклонных линиях диаграммы. Если внутренний код вектора в К меньше кода на шинах  $AL$ , К не выдает младшие разряды своего вектора на шины  $AL$  /рис.17/. Если все разряды внутреннего кода К и кода на шинах  $AL$  совпадают, схема в К выдает сигнал  $VU=1$ . В любом случае не позже чем через 4 задержки магистрали сегмента вектор старшего приоритета установится на шинах  $AL$  /23/, а все остальные К будут оповещены, что они проиграли спор. Арбитр выдает сигнал  $VV=1$  и ожидает сигнала  $AK=0$ , означающего конец текущего цикла М. Арбитр выдает сигнал  $AG=0$ , а занимающий магистраль К - сигнал  $GK=1$ .

В споре за доступ к СС несложная логика в СС в соответствии с табл.6 определяет, какому из двух сообщений отдать предпочтение /21/.




Рис.18. Диаграмма процесса установления вектора старшего приоритета на шинах  $AL$ . К - контроллер, ВУ - сигнал ВЕКТОР УСТАНОВЛЕН, В - задержка сигнала в магистрали сегмента.

Таблица 6

Приоритетность сообщений при споре за интерфейс связи сегментов

Уровни приоритетов двух сообщений		Старший приоритет
Локальный	Локальный Глобальный	Первый поступивший Глобальный
Глобальный	Глобальный при адресации не-	Глобальный при адресации нескольких модулей
Глобальный при адресации не-	скольких модулей	Старший вектор
Глобальный	Глобальный	

Для оповещения проигравшего К используются шины ВК, НК. СС может выдать сигналы ВК, НК только в течение цикла адреса, кодируя на них информацию о статусе пути связи, который СС пытается установить. Модуль может выдать эти сигналы только в течение цикла данных, сообщая по ним, почему он не может принять или выдать данные.

Рассмотрим процесс сбора рассеянных данных /24/. К этого процесса размещается в одном сегменте с обслуживаемыми им модулями. В ходе физического эксперимента К удерживает сигнал  $ET=0$ , заставляя модули выдавать свой статус на соответствующую Т-шину /рис.12/. По приходу триггера события К читает сигналы с этих шин и узнает, какие модули получили ненулевую информацию. Затем К выдает сигнал  $ET=1$ , что позволяет ему использовать Т-шины для индивидуальной адресации модулей. Модуль выдает данные на шины АД и может передать больше одного слова, сообщая сигналами ВК, НК о конце чтения данных. Контроллеры в различных сегментах, закончив опрос модулей, могут затем передать данные по М в основной К.

Обработка запросов на обслуживание в БМ может проводиться двумя способами /25/. В первом случае модуль с запросом, действуя как контроллер, в обычном цикле записывает информацию о запросе в какой-либо ИП. Во втором - любой модуль может выдать сигнал  $SR=1$  на общую шину. Специальный блок обслуживания, следящий за состоянием сигнала SR, действуя как К, обрабатывает запрос. При этом он может использовать Т-шины. Этот блок может сам обслужить запрос или записать информацию о запросе в один из К.

Следует отметить, что стандарт на БМ разрабатывается так, чтобы обеспечить возможность создания различными группами экспериментаторов совместимого программного обеспечения. Кроме того, разрабатываются алгоритмы для диагностики, инициализации системы и т.д.

## 5. ОСОБЕННОСТИ ИНТЕРФЕЙСОВ

Основные структурные характеристики рассмотренных интерфейсов приведены в табл.7.

Таблица 7

Структурные характеристики интерфейсов	Тип интерфейса			
	ДЕ	КС	КОМПЕКС	БМ
Тип основной магистрали:				
а/ специализированная	+		+	
б/ неспециализированная		+		+
Тип магистрали доступа:				
а/ специализированная	+		+	+
б/ неспециализированная		+		
Управление доступом:				
а/ централизованное	+	+	+	
б/ распределенное				+
Схема доступа:				
а/ "цепочка"	+		+	
б/ независимые запросы		+		+
Обмен информацией:				
а/ односторонний	+	+		+
	в кресте	в кресте		
б/ типа запрос-ответ	+	+	+	+
	в ветви	в ветви		
Обработка запросов обслуживания:				
а/ централизованная	+	+		+
б/ распределенная			+	

Для И с неспециализированной М длительность цикла при однословной передаче больше, т.к. цикл состоит из нескольких последовательных циклов передачи адреса, данных и т.п. В то же время при блочной передаче длительности циклов И со специализированной и неспециализированной М равны. Таким образом, И с неспециализированной М ориентирован на обмен информацией в блочных передачах.

Применение в И схемы доступа "цепочка" снижает его надежность и увеличивает время доступа к М при большом числе К. В случае распределенной схемы доступа к М требуемое усложнение схемы К легко удовлетворяется применением ИС высокой степени интеграции.

В СК ДЕ места размещения семи ИВ и приемники запросов фиксированы, тогда как в СК КС размещение ИВ и их число фиксируется программой, а приемники запросов могут переназначаться программой в ходе эксперимента. Недостаточная вместимость для систем автоматизации ускорителей и экспериментов физики высоких энергий привела к разработке способов расширения СК ДЕ до двух<sup>/9,26/</sup> и трех<sup>/27/</sup> основных крейтов. Особенностью СК ДЕ является возможность адресации по шинам IDC второго модуля в течение одного цикла.

Стандарт КОМПЕКС является развитием стандарта КАМАК, поэтому в нем используется централизованное управление доступом к М, доступ осуществляется по схеме "цепочка", географическая адресация выполняется через контроллер крейта. Асинхронный цикл обмена информацией типа запрос-ответ в стандартах КОМПЕКС и БМ повышает надежность обмена и совместно с логической адресацией обеспечивает возможность широкого применения микропроцессоров, памяти большой емкости и устройств с различным быстродействием. Так, например, логическая адресация позволяет адресоваться к памяти в нескольких блоках как к единой памяти. Введение в КОМПЕКС распределенной обработки запросов уменьшило время обработки до одного цикла М и обеспечило число источников запросов, равное 256, приемников - 64 и приоритетов запросов - 1024.

Разрабатываемая БМ имеет ряд уникальных свойств, требующих переориентации разработчиков систем автоматизации физического эксперимента и использующих эти системы физиков-экспериментаторов<sup>/23/</sup>. Площадь платы БМ в 2,5 раза больше площади платы КАМАК, что позволяет выполнить на плате значительно более "интеллектуальные" К или модуль. Этого требует, в частности, необходимость минимизации времени работы К с М, так как в каждый данный момент времени М может использоваться только одним К. Таким образом, в одном сегменте можно создать сравнительно мощную автономную систему. Если окажется необходимым, нестандартные устройства любой сложности и вычислительной мощности могут подключаться с помощью кабельных сегментов. В сочетании с асинхронным циклом обмена типа запрос-ответ это значительно облегчает работу с макетами и прототипами устройств.

В БМ возможна практически любая конфигурация системы: дерево, звезда, кольцо и др., причем подключением кабельного сегмента можно создать быстрый тракт связи для обхода промежуточных сегментов. Эта дополнительная связь потребует лишь обновить таблицы распределения сообщений в СС<sup>/25/</sup>.

Адресация одновременно нескольких модулей упрощает и ускоряет установку больших систем в начальное состояние и синхронизацию работы различных устройств в системах сбора данных. Географическая адресация позволяет быстро настраивать системы на рабочий режим после включения питания, а также вести автоматизированный контроль работоспособности большой системы<sup>/21/</sup>.

Смешанные циклы обеспечивают выполнение следующих операций: чтение, модификация, запись в одном непрерывном цикле. К выдает адрес и сигнал  $RD=1$ , читает слово данных, модифицирует его, затем выдает сигнал  $RD=0$  и записывает модифицированное слово по тому же адресу. При выполнении этого цикла наличие сигналов  $AS=1$ ,  $AK=1$  гарантирует невмешательство других К. Подобная последовательность операций необходима, например, в многопроцессорных системах для координации использования общих ресурсов<sup>/25/</sup>.

Время доступа К к М минимизируется распределенной схемой доступа и тем, что К, занимающий М, сигнализирует о намерении освободить ее установкой сигнала  $CK=0$  за несколько циклов до окончания работы. В течение этих циклов происходит процесс арбитража, и к моменту освобождения М новый К уже готов занять ее.

Адресация к областям данных и управления унифицирована, но область управления защищена от случайного доступа, так как при адресации к ней необходимо выдать сигнал  $CB=0$  в цикле адреса /табл.5/. Возможны трехцикловые передачи, в которых последовательно передаются адрес, номер регистра в модуле и слово данных, что позволяет адресовать очень большую область в модуле<sup>/25/</sup>.

Разрабатываемая для автоматизации экспериментов физики высоких энергий БМ обладает рядом уникальных свойств. Она ориентирована на блочную передачу, причем синхронизация передаваемых слов производится по обоим фронтам синхроимпульса, что обеспечивает при блочной передаче время обмена словом 55 нс<sup>/28/</sup>. Наличие Т-магистральной позволяет удешевить электронику детекторов больших экспериментальных установок и минимизировать время чтения данных в ЭВМ, исключив чтение регистров без данных. Асинхронный цикл обмена типа запрос-ответ позволяет размещать электронику по всему объему большого детектора<sup>/29/</sup>.

В работе<sup>/29/</sup> рассматривается возможное применение БМ в разрабатываемом в ФНАЛ /Батавия, США/ детекторе с 50000 каналов Colliding Beams Detector Facility - CDF. Так как требуется многопроцессорная структура, вводится стандартный "модуль", включающий 3 высокоскоростных процессора и память, причем эти процессоры могут работать одновременно. Основные цели создания "модуля" - уменьшение общей стоимости электроники детекторов с одновременным обеспечением возможности калибровки

и эксплуатации многих тысяч каналов. Несколько "модулей" связываются магистралью сегмента БМ. В работе приведены блок-схемы связи "модулей" для рассматриваемых применений.

В работе<sup>80</sup> сообщается о первом успешном применении БМ в физическом эксперименте.

Несмотря на то, что стандарт БМ разрабатывается для удовлетворительного решения проблем, возникающих при создании больших систем автоматизации, необходимо рассмотреть характеристики небольших систем из одного или нескольких сегментов. Протокол связи быстрой магистрали не ориентирован на конкретную технологию изготовления ИС, хотя в целях стандартизации выбраны ИС серии ЭСЛ.

В заключение автор выражает благодарность И.Ф.Колпакову за поддержку работы, С.Г.Басиладзе за полезные обсуждения, В.И.Какуриной и Л.Г.Булаевой за помощь при оформлении рукописи.

#### ЛИТЕРАТУРА

1. Колпаков И.Ф. ОИЯИ, Д13-11182, Дубна, 1978, с.119.
2. Drury D. et al. The Application of a Modular System Controller Concept to the Development of Advanced Data Acquisition and Control Systems in CAMAC. In: Proc. 2-nd Int. Symp. on CAMAC, EUR 5485, Luxembourg, CEC, 1976, p.83.
3. Brenner A.E. et al. IEEE Trans., 1976, NS-23, p.442.
4. Multiple Controllers in a CAMAC Crate, ESONE Committee, EUR 6500e, Luxembourg, CEC, 1978.
5. Колпаков И.Ф. ПТЭ, 1979, №2, с.7.
6. Колпаков И.Ф. АЭ, 1978, т.44, с.339.
7. Нгуен Фук, Смирнов В.А. ОИЯИ, Д13-9287, Дубна, 1975, с.190.
8. Organization of Multi-Crate Systems (Parallel Branch Highway), EUR 4600e, Luxembourg, CEC, 1975.
9. GEC-Elliott System Crate Philosophy. A.2951-22, GEC-Elliott Automation Ltd., Leicester, England, 1977.
10. Branch Coupler BR-CPR-3, A.2951-3, GEC-Elliott Automation Ltd., Leicester, England, 1977.
11. Executive Controller, A.2951-2, GEC-Elliott Automation Ltd., Leicester, England, 1977.
12. Universal Interrupt Vector Generator, A.2951-5, GEC-Elliott Automation Ltd., Leicester, England, 1977.
13. PDP-11-03 System Crate Interface Type EXEC-11Q, Spec. No. CSE-2004, GEC-Elliott Automation Ltd., Leicester, England, 1977.
14. 3960 System Crate Controller CAMAC 1980-1981 Kinetic Systems Catalog, Lockport, USA, 1980.

15. 3991 Branch Highway Driver, CAMAC 1980-1981 Kinetic Systems Catalog, Lockport, USA, 1980.
16. Система КАМАК. Крейт и сменные блоки. ГОСТ 26.201-80, Госкомитет СССР по стандартам. Изд. стандартов, М., 1980.
17. Pietfield A.C. IEEE Trans., 1980, NS-27, p.610.
18. Compatible Extended Use of CAMAC Dataway - Draft, ESONE Committee, London, 1980.
19. Iselin F. Experimental Research as Source of Advanced Systems and of Potential Standards. In: Proc. of the 1st European Symp. on Real-Time Data Handling and Process Control, Amsterdam, 1980, p.59.
20. FASTBUS Modular High Speed Data Acquisition System for High Energy Physics and other Applications, Draft Tentative Specification, Washington, US NIM Committee, 1980.
21. Wadsworth B. IEEE Trans., 1980, NS-27, p.612.
22. Downing R.W. FASTBUS Mechanics. IEEE Trans., 1980, NS-27, p.622.
23. Downing R.W. IEEE Trans., 1980, NS-27, p.622.
24. Larsen R.S. IEEE Trans., 1979, NS-26, p.679.
25. Gustavson D.B. SLAC-PUB-2378, Stanford, USA, 1979.
26. Iselin F., Overe A. CERN CAMAC News, Nov.1976, No.10, p.11.
27. Gurd G.P., Heywood D.R., Kost C.J. IEEE Trans., 1977, NS-24, p.1801.
28. Larsen R.S. IEEE Trans., 1978, NS-25, p.735.
29. Droege T.F., Turner K.J. IEEE Trans., 1979, NS-26, p.4543.
30. Catching the FASTBUS. CERN Courier, 1980, v.20, p.301.

Рукопись поступила в издательский отдел  
17 декабря 1980 года.