

A-695

ОБЪЕДИНЕННЫЙ
ИНСТИТУТ
ЯДЕРНЫХ
ИССЛЕДОВАНИЙ

Дубна



10 - 3388 - 1

В.Н. Аносов, Ю.Н. Денисов

УСТРОЙСТВО ДЛЯ ОБРАЗОВАНИЯ ЗНАЧЕНИЙ
 \sin И \cos АРГУМЕНТА,
МЕНЯЮЩЕГОСЯ С ДИСКРЕТНЫМ ШАГОМ


ЛАБОРАТОРИЯ ЯДЕРНЫХ ПРОБЛЕМ

1967.

5258/3 чр.

В.Н. Аносов, Ю.Н. Денисов

УСТРОЙСТВО ДЛЯ ОБРАЗОВАНИЯ ЗНАЧЕНИЙ
 \sin И \cos АРГУМЕНТА,
МЕНЯЮЩЕГОСЯ С ДИСКРЕТНЫМ ШАГОМ



В процессе вычисления коэффициентов Фурье A_k и B_k на цифровом анализаторе гармоник по формулам Бесселя^{1/} возникает необходимость получения значений $\sin k \frac{\pi}{v} \lambda$ и $\cos k \frac{\pi}{v} \lambda$, где k - порядок гармоники, амплитуда и фаза которой определяются, $2v$ - число дискретных значений анализируемой функции $n(\phi)$ на периоде 2π , λ - переменная суммирования ($\lambda = 1, 2, 3, \dots, 2v$). Следовательно, при заданных определенных значениях k и $2v$ необходимо в процессе счета коэффициентов Фурье A_k и B_k по программе^{2/} получать последовательно величины:

$$\sin(\Delta\alpha \cdot 1); \sin(\Delta\alpha \cdot 2); \dots \dots \sin(\Delta\alpha \cdot 2v);$$

$$\cos(\Delta\alpha \cdot 1); \cos(\Delta\alpha \cdot 2); \dots \dots \cos(\Delta\alpha \cdot 2v);$$

где $\Delta\alpha = k \frac{\pi}{v} = \text{const}$ для данного цикла счета.

Применительно к специализированной вычислительной машине существует несколько путей в решении этой задачи. Одним из таких путей является программный способ получения значений \sin либо \cos требуемого аргумента, т.е. введение в основную программу анализатора подпрограммы приведения аргумента к диапазону $0^\circ \div 90^\circ$ с последующим вычислением значения \sin либо \cos по формулам разложения в ряд или другим аппроксимациям. Этот способ хорош тем, что позволяет получать значения \sin и \cos аргумента, меняющегося с любым шагом $0^\circ < \Delta\alpha < 90^\circ$, т.е. в широком диапазоне сочетаний величин $2v$ и k , определяющих шаг $\Delta\alpha$. Но, оказывается, программный способ обладает довольно существенным недостатком, который делает нежелательным его применение в данном случае. Использование этого метода в десятки раз увеличивает время вычисления амплитуд гармоник из-за того, что во время счета амплитуды k -ой гармоники нужно обращаться к подпрограммам получения \sin и \cos $4v$ раз, где $v_{\text{max}} \leq 72$.

Величины $2v$ и k в анализаторе гармоник принимают не любые, а лишь ряд определенных значений, а именно: $2v = 24, 36, 48, 72, 144$; $k = 1, 2, 3, 4, 6, 8$; и, следовательно, шаг

изменения аргумента $\Delta\alpha = k \frac{\pi}{v}$ может также иметь лишь вполне определенные значения, соответствующие приведенным величинам $2v$ и k . Минимальный шаг $\Delta\alpha_{\min} = 2,5^\circ$. Это соображение позволяет рассмотреть другой путь получения значений \sin и \cos через $2,5^\circ$ — путь построения постоянного запоминающего устройства (ПЗУ) для хранения значений \sin и \cos через $2,5^\circ$.

Нетрудно видеть, что объем этого ПЗУ будет равен 288 числам. Поскольку аргумент меняется непрерывно в сторону увеличения с фиксированным шагом $\Delta\alpha$, то выборка значений \sin и \cos из такого ПЗУ может вестись так же, как из других запоминающих устройств (ЗУ) анализатора (и за то же время), с той лишь разницей, что адрес, по которому будет производиться выборка из ПЗУ \sin , должен меняться с каждым последующим обращением на величину, зависящую от величины шага $\Delta\alpha$. Это достигается применением в программе принципа суммирования команд с варьируемым шагом изменения требуемого адреса.

Описываемый в данной работе Бл. \sin является модернизированным, более экономичным вариантом пассивного ПЗУ на 288 значений \sin и \cos . Известно, что из 288 значений \sin и \cos на периоде 2π различных по модулю значений только 36 (от 0° до 90° через $2,5^\circ$).

Все остальные значения, повторяя по модулю одно из этих 36 значений, могут отличаться от него лишь знаком. Это позволяет иметь для получения \sin и \cos любого аргумента в диапазоне $0^\circ + 360^\circ$ через $2,5^\circ$ ПЗУ всего на 36 значений \sin , но в сочетании с устройством, присваивающим знак выбираемому \sin или \cos по формулам приведения в зависимости от квадранта, в котором находится аргумент. На таком принципе и построен блок синусов.

Блок включает в себя следующие основные узлы (рис. 1):

1) Входной дешифратор — ДШ₁, который реализует формулу $\Delta\alpha = k \frac{\pi}{v}$, т.е. по данным значениям k и $2v$ возбуждает соответствующую шину в постоянном запоминающем устройстве, хранящем величины $\Delta\alpha$ (ПЗУ $\Delta\alpha$). ДШ₁ построен на импульсно-потенциальных схемах совпадения, имеющих два потенциальных и один импульсный вход (рис. 2).

2) ПЗУ $\Delta\alpha$ предназначено для хранения 13 значений $\Delta\alpha$: $2,5^\circ$; $5,0^\circ$; $7,5^\circ$; 10° ; 15° ; 20° ; $22,5^\circ$; 30° ; 40° ; 45° ; 60° ; 80° ; 90° ; представленных в относительных единицах, переведенных в двоичный код. За относительную единицу принят угол $2,5^\circ$. Таким образом, например, угол 15° будет в относительных единицах выражаться как "6". Максимальный шаг, хранимый в ПЗУ $\Delta\alpha$, равен 90° . Это объясняется тем, что при шагах $\Delta\alpha > 90^\circ$ точность вычисления A_k и B_k по формулам Бесселя, используемым для гармонического анализа, недостаточна^{1/}. ПЗУ $\Delta\alpha$ построено на импульсных диодных схемах разделения (рис. 3).

3) Суммирующее устройство представляет собой сумматор параллельного типа с коммутированным импульсом переноса^{3/}, работающий в режиме счета по модулю "36" (т.е. 90°). Оно предназначено для накопления аргумента по закону: $\Delta\alpha_1$; $\Delta\alpha_2$; ... $\Delta\alpha_{36}$. Ввиду того, что число 36 не может быть получено при возведении основания "2" в целую степень, в сумматоре взято 6 двоичных разрядов, но $2^6 = 64$, и поэтому для обеспечения работы сумматора по модулю "36" необходимо принять за исходное состояние сумматора наличие в нем кода "28" (условный ноль). Сумматор устанавливается в исходное состояние перед началом накопления в нем аргумента, а также после каждого переполнения при последующих суммированиях аргумента.

Суммирующее устройство построено на элементах, показанных на рис. 2, 4, 5, 6.

4) Выходной дешифратор ДШ₂ расшифровывает абсолютное значение аргумента, находящееся в сумматоре. Он имеет 12 потенциальных входов от 6 триггеров сумматора и 36 потенциальных выходов, соответствующих 36 различным состояниям сумматора. ДШ₂ построен на потенциальных схемах совпадения (рис. 7).

5) Устройство, обеспечивающее выполнение формул приведения^{4/}.

Формулы (I) показывают, что все значения $\sin \alpha$ и $\cos \alpha$ при изменениях $0^\circ < \alpha \leq 360^\circ$ сводятся по модулю к $\sin \theta$ ($0^\circ \leq \theta \leq 90^\circ$) со знаком (+) или (-).

I-ый квадрант	$\sin \alpha = \sin \alpha$,	
II-ой квадрант	$\sin (90^\circ + \alpha) = \sin (90^\circ - \alpha)$,	
III-ий квадрант	$\sin (180^\circ + \alpha) = -\sin \alpha$,	(I)
IV-ый квадрант	$\sin (270^\circ + \alpha) = -\sin (90^\circ - \alpha)$.	

Из сказанного ясно, какие функции должно выполнять "устройство, обеспечивающее выполнение формул приведения". Оно должно в зависимости от номера квадранта, в котором находится накапливаемое сумматором значение аргумента, и от сигнала с ДИ $\Delta \theta$ анализатора, показывающего, что выбрать: \cos или \sin накопленного аргумента из Бл. \sin в АУ анализатора, считывать из постоянного запоминающего устройства ПЗУ $\sin \theta$ со знаком (+) или (-). Подсчет квадрантов при накоплении аргумента в сумматоре ведется Сч. кв., работающим по модулю "4". Сч.кв. построен на статических триггерах (рис. 4). Дешифратор ДД₃ по сочетанию сигналов со Сч.кв. и сигналов от ДИ $\Delta \theta$ анализатора d_1 (выборка \cos) и d_2 (выборка \sin) формирует считывающий импульс либо на диодную сборку ИЛИ₆, которая выдает импульс считывания на группу вентилях В₆₃ + В₉₈ (считывание из ПЗУ $\sin - \sin \alpha$), либо на сборку ИЛИ₅, выдающую импульс считывания на группу вентилях В₉₉ + В₁₃₄ (считывание из ПЗУ $\sin - \sin (90^\circ - \alpha)$), а также на сборку ИЛИ₄, присваивающую отрицательный знак считываемым значениям $\sin \theta$. Дешифратор ДД₃ выполнен на импульсно-потенциальных схемах совпадения (рис. 2).

6) Постоянное запоминающее устройство ПЗУ \sin предназначено для хранения 36 значений $\sin \theta$ ($0^\circ < \theta \leq 90^\circ$) в виде 20-разрядного двоичного кода, без знака. Минимальное приращение аргумента $\Delta \theta_{\text{н.н.}} = 2,5^\circ$. Выше указывалось, что отрицательный знак считанному из ПЗУ \sin значению $\sin \theta$ присваивается сигналом со схемы ИЛИ₄, тогда как положительный знак получается автоматически при отсутствии сигнала на выходе схемы ИЛИ₄. ПЗУ $\sin \theta$ построено на диодных схемах разделения (рис. 9).

Управление работой Бл. \sin со стороны анализатора гармоник не отличается от управления выборкой чисел из других блоков памяти, т.е. как только ДИ $\Delta \theta$ анализатора расшифровывает адреса d_1 и d_2 (первые адреса в командах N 99 и N 109 в программе^{12/}), так на Бл. \sin приходит импульс обращения из блока центрального управления (БЦУ) анализатора, и через время, равное двум тактам работы анализатора (на обращение к другим блокам памяти затрачивается один такт) из Бл. \sin выбирается значение $\cos \theta$ (по адресу d_1) или $\sin \theta$ (по адресу d_2) в виде 21-разрядного двоичного кода со знаком. На образование в Бл. \sin одного значения $\sin \theta$ или $\cos \theta$ отведено время, равное двум тактам, для того чтобы снизить требования к частотным характеристикам входящих в блок элементов. Рассмотрим процесс выборки из Бл. \sin подробнее (см. рис. 1).

Импульс обращения из БЦУ анализатора приходит на ДИ₁ и проходит через ту схему совпадения, на потенциальных входах которой присутствуют разрешающие потенциалы, распределение которых соответствует значениям k и $2v$, заданным с пульта управления анализатора. Например, при $k=1$ и $2v=36$ импульс из БЦУ пройдет через 6-ую схему совпадения. На входе ПЗУ $\Delta \alpha$ установлены импульсные сборки, объединяющие выходы ДИ₁, соответствующие одинаковым шагам $\Delta \alpha$. Таким образом, импульс с 6-ой схемы совпадения ДИ₁ через сборку ИЛИ₁₅ попадет на вход линейки ПЗУ $\Delta \alpha$, хранящей шаг $\Delta \alpha = 10^\circ = 4$ ед. Этот шаг, считанный из ПЗУ $\Delta \alpha$, поступает в виде параллельного двоичного кода "0100" на вход суммирующего устройства через группу вентилях В₃₇ + В₄₂. Затем, учитывая, что в суммирующем устройстве используется сумматор с коммутированным импульсом переноса, для формирования переноса^{13/} необходимо подать код "0100" на суммирующее устройство еще раз, но уже на группу вентилях В₄₃ + В₄₈. С этой целью код "0100" считывается из ПЗУ $\Delta \alpha$ вторично импульсом, задержанным

на 8 мксек от импульса обращения из БУ. Линия задержки ЛЗ₁ с $t_{\text{зд}}^1 = 8$ мксек построена на одновибраторе (рис.10). Распределение кода "0100" сначала на вентили В₃₇ + В₄₃, затем, при формировании переноса, на В₄₃ + В₄₈ производится УТр₁, который запускается по счетному входу сначала импульсом из БУ, а затем импульсом, задержанным на ЛЗ₁.

В результате прибавления шага $\Delta a = 10^0 = 4$ отн. ед. в ОГО к прежнему содержимому сумматора, возможны следующие два случая:

- а) сумматор переполнится;
- б) сумматор не переполнится.

Возникающий при переполнении сумматора (выше указывалось, что сумматор работает по модулю "36") импульс на выходе усилителя Ус₄ идет в трех направлениях:

а) на "устройство, обеспечивающее выполнение формул приведения", точнее, на вход счетчика квадрантов, входящего в это устройство, поскольку переполнение сумматора означает, что значение аргумента, накапливаемое в нем, перешло в следующий квадрант.

Два других направления обусловлены необходимостью добавления в сумматор кода "36" после каждого его переполнения:

б) через время, задаваемое задержкой ЛЗ₂ с $t_{\text{зд}}^2 = 8$ мксек (эта задержка необходима для того, чтобы дать возможность триггерам сумматора установиться после формирования переноса при прибавлении шага $\Delta a = 0(10^0)$), импульс переполнения сумматора через схемы ИЛИ₅₉, ИЛИ₆₀, ИЛИ₆₁ добавляет в сумматор код "36" = 0111.

в) через время, которое обеспечивается задержкой ЛЗ₃ с $t_{\text{зд}}^3 = 8$ мксек и необходимо для установления триггеров сумматора после добавления кода "36" в новое состояние, импульс переполнения сумматора, поступая через ИЛИ₆₂, ИЛИ₆₅, ИЛИ₆₇ на группу вентилях В₄₄, В₄₅, В₄₆, формирует перенос для суммирования кода "36". Одновременно с функциями, изложенными выше, импульсы с ЛЗ₃ и ЛЗ₂ запускают по счетному входу УТр₁ для того, чтобы обеспечить прохождение кода "36" = 0111 вначале на вход триггеров сумматора, а затем на группу вентилях В₄₄, В₄₅, В₄₆ для формирования переноса.

Образовавшиеся в сумматоре в результате добавления шага Δa новое содержимое расширяруется дивизором ДД₄, у которого возбуждается одна из 36 выходных шин. Каждая выходная шина ЛЗ₄ осуществляет потенциальное управление двумя вентилями: обеспечивающего выполнение формул приведения, поступает считывающий импульс с Ус₁₁ или Ус₁₂, либо на группу вентилях В₄₇ + В₄₈, либо на группу вентилях В₄₉ + В₅₀, и пройдя через тот вентиль, на котором есть разрешение от ДД₄, попадает на соответствующую линеечку ЛЗУ_{51n}. С этой линеечки импульсом с выхода "устройства, обеспечивающего выполнение формул приведения" и считывается 20-разрядный импульсный код α_n ($\Delta a \cdot \lambda$) на регистр числа (РЧ) анализатора. Знак считанного из РЧУ_{51n} коду присваивается сигналом, поступающим от схемы ИЛИ₄. Импульс опроса состояния "устройства, обеспечивающего выполнение формул приведения" формируется ЛЗ₄ с $t_{\text{зд}}^4 = 80$ мксек, которая запускается от ЛЗ₁. Величина задержки $t_{\text{зд}}^4 = 80$ мксек выбрана с таким расчетом, чтобы импульс опроса появлялся после того, как в сумматор добавится очередной шаг Δa и закончится переходный процесс установления разрешающего потенциала на выходе одной из шин ДД₄, соответствующей новому коду сумматора.

Выше описан принцип работ Бл. sin безотносительно к устройству, в котором он может быть использован. Остановимся теперь на логических связях, необходимых для того, чтобы Бл. sin мог работать в качестве одного из блоков памяти анализатора гармоник. Во-первых, сумматор, СЧ.Кв, УТр₁, УТр₂, УТр₃ ставятся в исходное состояние только один раз в самом начале работ по программе счета $n_{\text{макс}}$. Исходное состояние сумматора - "28", СЧ.Кв. - "1", УТр₁ - состояние, обеспечивающее пропуск кода Δa на сумматор, УТр₂ - состояние, обеспечивающее разрешение на В₃₃, УТр₃ - состояние, дающее запрет на В₃₃. Необходима при

последующих обращениях к Бл. \sin цикличность обеспечивается логикой в самом блоке. Во-вторых, Бл. \sin отличается от других блоков памяти анализатора (МОЗУ, ПЗУ) тем, что даже если нет разрешающего сигнала на выходах ДШ Δ^0 анализатора d_1 или d_2 , и следовательно, считывания из Бл. \sin при обращении к нему по другим адресам не произойдет, содержимое сумматора будет искажаться, ибо импульсы обращения ко всем видам памяти из БЦУ приходят и на Бл. \sin и, считывая Δa из ПЗУ Δa , будет прибавлять его к содержимому сумматора, искажая его. Для предотвращения искажения содержимого сумматора импульсом обращения к другим видам памяти анализатора на входе этого импульса в Бл. \sin поставлена логическая схема, пропускающая его в Бл. \sin только при наличии на ДШ Δ^0 разрешающих потенциалов d_1 или d_2 . Эта схема состоит из ИЛИ₁, ЭП₁ (рис. 12), инв₁ (рис. 11), В₃₂, УС₁.

Описанная выше логика должна быть дополнена схемой, запрещающей добавление шага Δa к содержимому сумматора при обращении к Бл. \sin по адресу d_2 (выбор значения $\sin \theta$), следующему в программе ^{/2/} за обращением по адресу d_1 (выбор $\cos \theta$), поскольку в одном цикле выборки необходимо получать значения \sin и \cos одних и тех же аргументов Δa . Кроме того, эта схема должна обладать еще одним свойством: запрещать добавление шага Δa к содержимому сумматора при самом первом обращении к Бл. \sin после установки его в исходное положение. Это сделано для того, чтобы скоррелировать в формулах Бесселя в первом произведении значение функции N_4 с нулевой фазой - N_1 с \sin или \cos нулевого аргумента. Схема включает в себя: УТР₂, УТР₃, В₃₃, УС₆ и выполняет все вышеизложенные функции следующим образом.

Сигнал установки "0", приходящий на Бл. \sin в начале счета n_{\sin} , ставит УТР₂ в разрешение, а УТР₃ в запрещение прохождения импульсов обращения к Бл. \sin через В₃₃ на ДШ₁. Поэтому первое обращение к Бл. \sin не добавляет никакого Δa к сумматору, стоящему в "0" и из Бл. \sin считывается $\sin 0^\circ$ и $\cos 0^\circ$ при первых обращениях по адресам d_1 и d_2 . Причем при обращении к Бл. \sin по адресу d_2 УТР₃ уже поставлен в разрешение импульсом от ЛЗ₁ при предыдущем обращении по d_1 , но УТР₂ этим же импульсом поставлен в запрет, поэтому и по d_2 прибавления Δa к содержимому сумматора не произойдет. Но импульс с ЛЗ₁ при обращении к Бл. \sin по d_2 поставит УТР₂ в разрешение и, т.к. УТР₃ теперь будет все время в разрешении (он запускается по разделному входу импульсом от ЛЗ₁), то следующее обращение по d_1 прибавит первое значение Δa к сумматору и, перебросив УТР₂ в запрет импульсом с ЛЗ₁, не даст прибавиться шагу Δa к содержимому сумматора при обращении по d_2 . Дальнейшие обращения к Бл. \sin будут происходить так же, как описано выше.

Наконец, необходима логическая схема, которая запрещала бы присвоение отрицательного знака значениям \sin и \cos , считываемым с ПЗУ \sin в том случае, когда переполнение сумматора идет без остатка, ибо, например, если в сумматоре был аргумент $87,5^0$ и добавится шаг $\Delta a = 2,5^0$, то сумматор переполнится, счетчик квадрантов перейдет во второй квадрант и вместо $\cos 90^0 = 0$ из ПЗУ \sin выберется "-0". Для устранения этих ошибок введена логическая схема, которая состоит из В₃₆, ЭП₂, ИНВ₂, В₃₄, В₃₅. Вентиль В₃₆ при наличии в сумматоре кода "28" (условный нуль сумматора) запрещает прохождение импульсов через вентили В₃₄ и В₃₅, стоящие на пути выходов ДШ₃, присваивающих отрицательный знак значениям \cos во II-ом квадранте и значениям \sin в III-ем квадранте.

Л и т е р а т у р а

1. В.Н.Аносов и др. Анализатор гармоник магнитного поля циклических ускорителей. Препринт ОИЯИ Ю-3002-1, Дубна, 1966.
2. В.Н.Аносов, Ю.Н.Денисов. Программа цифрового анализатора гармоник магнитного поля, Препринт ОИЯИ Ю-3183-1, Дубна, 1967.
3. Я.А.Хетагуров. Арифметические устройства вычислительных машин дискретного действия. Атомиздат, Москва, 1961.

Рукопись поступила в издательский отдел
13 июня 1967 года.




Рис. 1. Функциональная схема БЛ. sin




Рис. 2. Схема импульсно-потенциального вентиля на два потенциальных входа и один импульсный.




Рис. 3. Линейка ПЗУ Δa .




Рис. 4. Схема триггера.




Рис. 5. Схема импульсно-потенциального вентиля на один потенциальный вход и один импульсный.




Рис. 6. Схема усилителя.




Рис. 7. Линейка ДШ₄.




Рис. 8. Линейка ДШ₂.




Рис. 9. Линейка ПЗУ $\sin \alpha$.




Рис.10. Схема одновибратора.




Рис. 11. Схема инвертора.




Рис.12. Схема эмиттерного повторителя.