

сообщения
Объединенного
института
ядерных
исследований
Дубна

Ц8452

H-501

23/10-79

10 - 12106

Т.Немеш

1614/2-79

АВТОНОМНЫЙ КРЕЙТ-КОНТРОЛЛЕР


ТИПА ККИ-661

1979

10 - 12106

Т. Немеш

АВТОНОМНЫЙ КРЕЙТ-КОНТРОЛЛЕР
ТИПА ККИ-661



Немеш Т.

10 - 12106

Автономный крейт-контроллер типа ККИ-661

Автономный крейт-контроллер типа ККИ-661, разработанный на основе микропроцессора Intel 8080, выполняет две функции: управляет работой модулей памяти и периферийных устройств последовательного типа (телетайп, модем, дисплей и т.д.), является управляющим блоком типа "master" в крейте КАМАК. Конструктивно ККИ-661 представляет собой модуль КАМАК тройной ширины. Функционально контроллер выполнен таким образом, что в автономных системах, созданных на его базе, можно использовать программное обеспечение системы Intellec 8/MOD 80.

Работа выполнена в Лаборатории высоких энергий ОИЯИ.

Сообщение Объединенного института ядерных исследований. Дубна 1979

Nemes T.

10 - 12106

An Autonomous KKI-661 Crate Controller

The KKI-661 crate controller based on the Intel 8080 microprocessor is a master type control unit in the CAMAC crate. It controls the memory blocks, the user modules and the work of its peripherals as well. The KKI-661 controller is a three unit-width CAMAC module. The hardware satisfies the requirements of the software package of the Intellec 8/MOD 80 system.

The investigation has been performed at the Laboratory of High Energies, JINR.

Communication of the Joint Institute for Nuclear Research. Dubna 1979

1. ВВЕДЕНИЕ

Использование микропроцессоров в аппаратуре КАМАК позволяет создавать автономные системы с вычислительными возможностями подобно микрокомпьютеру. Такие системы обычно содержат управляющие модули, модули памяти, интерфейсы периферийных устройств, канал прямого доступа к памяти и т.д.

Автономный крейт-контроллер ККИ-661, созданный на базе микропроцессора Intel 8080, является управляющим модулем типа "master" в крейте КАМАК. Кроме того, он управляет модулями памяти и работой периферийных устройств.

Связь крейт-контроллера со всеми модулями осуществляется через магистраль крейта, которая используется либо как Dataway КАМАК, во время генерации цикла КАМАК ($B=1$), либо как магистраль Intel 8080 ($B=1$).

2. ОПИСАНИЕ РАБОТЫ КРЕЙТ-КОНТРОЛЛЕРА

Крейт-контроллер типа ККИ-661 работает в двух режимах:

- осуществляет двусторонний обмен информацией с модулями пользователя /в этом случае вырабатываются стандартные КАМАК-сигналы/;
- производит запись и чтение модулей памяти, а также управляет работой периферии /в этом режиме генерируются сигналы магистрали Intel 8080: адрес, данные, статус, управление/.

В табл. 1 приведены сигналы магистрали крейта КАМАК/ Intel 8080.

Таблица 1

Магистраль		Источник	Значение
КАМАК INTEL 8080			
W1 – W16	Адрес A0 – A15	8080	Адресные шины 8080
W17 – W24	Данные D0 – D7	8080	Шины выходных данных 8080
R17 – R24	D0 – D7	внешн. устройства (напр., память) 8080	Шины входных данных 8080
F 8	Статус	8080	Прерывание принято
A1			Входные операции
F 4			Выходные операции
F 2			Чтение памяти
F 1			Чтение 1 байта команды
A2	STACK		Выполнение операции со стеком
F 16	WO		Запись в память или периф. устр-во
A4	HLTA		Стоп-режим
A8	Управление ожиданием	8080	Индикация состояния "ожидание"
Q			Управление состоянием "ожидание"
X	Запрет RAM	PROM	
S 1			Интерфейс 8080
S 2	WR	8080	Импульс записи
B	Q	Интерфейс	B = 0 индицирует цикл 8080 на магистрали

Блок-схема контроллера изображена на *рисунке*. Основной его является центральный процессор (Intel 8080), с которым через внутреннюю магистраль связаны все интерфейсы крейт-контроллера:

- интерфейс прерывания,
- интерфейс последовательного канала,
- интерфейс КАМАК,
- внутренняя память,
- интерфейс управления вводом данных,
- интерфейс управления выводом данных.

Внутренняя магистраль содержит сигналы только Intel -магистрали, т.е. сигналы, вырабатываемые микропроцессором. Магистраль КАМАК/Intel 8080 связана с внутренними схемами контроллера через мультиплексор.

Сопряжение микропроцессора с внешними сигналами, входящими /выходящими/ через переднюю и заднюю панели, производится "интерфейсом управления и связи передней и задней панелей".

2.1. Основные состояния крейт-контроллера


Крейт-контроллер подобно микропроцессору имеет три основных состояния:

- работа/задержка,
- пауза,
- останов.

Индикаторы, расположенные на передней панели модуля, показывают пользователю, в каком состоянии находится крейт-контроллер.

Это иллюстрируется следующей *таблицей*:

Состояние	Индикаторные лампы	Пауза	Работа	Задержка
	Работа		-	x
Задержка		-	-	x
Останов		-	-	-
Пауза		x	-	-



Блок-схема кредит-контроллера типа ККИ-661.

2.1.1. Работа/задержка

С помощью тумблера "работа/задержка" кредит-контроллер устанавливается в соответствующее состояние. В режиме "задержка" при нажатии кнопки "шаг" микропроцессор выполняет один машинный цикл. Таким образом, имеется возможность выполнять программу "по шагам".

2.1.2. Пауза

В данное состояние микропроцессор устанавливается при получении внешнего сигнала "Hold" через разъем на передней панели либо при поступлении сигнала "запрос" по вспомогательной магистрали, при этом триггер "разрешение запроса" должен находиться в состоянии "разрешения". При переходе в состояние "Пауза" микропроцессор генерирует сигнал "Hold acknowledge" и освобождает магистраль Intel 8080 для КАМАК-цикла или для работы других модулей управления.

2.1.3. Останов

С помощьюHLT-инструкции осуществляется останов работы микропроцессора. Выход из этого состояния возможен:

- по прерыванию,
- при начальной установке (RESET),
- при получении сигнала "Hold".

2.2. Внутренняя память

Внутренняя память используется для хранения "BOOTSTRAP" программы /таковой может быть, например, "программа-загрузчик"/.

Эта память представляет собой одну микросхему ППЗУ типа Intel 8702 /256 слов по 8 бит/, которая расположена на плате А, М21, на панельке, что дает возможность ее замены. Адресное поле памяти $0000 + 00FF$. Это так называемая "теневая память", во время ее работы

чение внешней памяти блокируется, однако запись информации возможна по любому адресу.

Для запуска "BOOTSTRAP" - программы необходимо включить тумблер "ППЗУ-загрузка" и нажать кнопку "сброс-старт". Выполнение программы начинается с нулевого адреса.

Если тумблер "ППЗУ-загрузка" включен, то при включении питания /в контроллере формируется внутренний сигнал, аналогичный тому, как при нажатии кнопки "сброс-старт"/ также произойдет запуск программы внутренней памяти. По окончании выполнения программы внутренней памяти тумблер "ППЗУ-нагрузка" необходимо выключить, иначе при выполнении первой команды внешней памяти микропроцессор перейдет в состояние "задержка".

Программы внутренней памяти на могут содержать подпрограмм.

2.3. Интерфейс последовательного канала

Через данный интерфейс имеется возможность подключить к крейт-контроллеру периферийные устройства последовательного типа /телетайп, модем, дисплей и т.д./.

Основой интерфейса является микросхема "Intel 8251", USART", характеристики которой определяют возможности последовательного канала. Обмен данными внешнего устройства с контроллером осуществляется с помощью команд микропроцессора "Input", "Output".

Кроме того, в интерфейсе в режиме чтения для внешнего устройства формируется управляющий сигнал "READER CONTROL", который используется как стартовый для считывателя.

В следующей таблице показаны все сигналы интерфейса последовательного канала:

Наименование	Разъем ККИ-661
DATA OUT	2
DATA IN	3
READER CONTROL	18
DSR	M 16
DTR	O 20
CTS	D 17
RTS	E 19
GND	M 1

Для подключения внешнего устройства на передней панели контроллера расположен разъем типа CANNON DB25S.

Входные сигналы последовательного канала поступают на микросхемы типа SN75154N, выход осуществляется через микросхемы типа SN75150P. Скорость при синхронной передаче - 0÷56 Кбод, асинхронной передаче - 0÷9,6 Кбод.

2.4. Интерфейс прерывания

Данный интерфейс может обслуживать семь уровней прерывания. В ККИ-661 таковыми являются

- "DEMAND" - запрос крейта КАМАК,
- "ERROR" - отсутствие X-ответа от модуля КАМАК,
- "SPIF" - флаг входных данных последовательного канала.

Четыре запроса поступают от внешних сигналов через разъемы либо от кнопок /Задача 1, 2, 3, 4/ по передней панели.

Система обработки запросов прерывания - приоритетная, при этом уровень приоритета устанавливается по желанию пользователя.

Поступающие запросы запоминаются в регистре, и после обслуживания соответствующего запроса автоматически происходит его стирание.

Основу интерфейса составляют микросхемы типа "Intel 8214 PICU" и "Interrupt PROM" типа "Intel 1702".

"PICU" обрабатывает полученные запросы прерывания, после чего генерирует сигнал "INT" для микропроцессора и выставляет код такого уровня прерывания, который будет обслуживаться.

"Interrupt PROM", получив код обслуживаемого уровня прерывания, выставляет "RESTART COMMAND" во время действия сигнала INTA. Такими командами являются, например, "CALL", "RST".

Адресация PROM осуществляется следующим образом:

A₀ → } счетчик
A₁ → } байтов,

A₂ → A₀ }
A₃ → A₁ } PICU,
A₄ → A₂ }

A₅ → }
A₆ → } Земля.
A₇ → }

"Interrupt PROM" находится на плате АМП. Для запросов "DEMAND", "ERROR", "SPIF" в интерфейсе имеются отдельные триггеры "запрет/разрешение", которые устанавливаются командами микропроцессора.

В ККИ-661 запросы по приоритету задействованы следующим образом:

Задача 1 - наивысший приоритет

2

3

4

SPIF

Д - низший приоритет.

2.5. Интерфейс управления вводом-выводом информации

Задача данного интерфейса - управление обменом информацией между Intel -магистралью и модулями памяти, входными/выходными устройствами.

2.6. Интерфейс магистрали КАМАК

Данная схема служит для сопряжения КАМАК-магистрали и вспомогательной магистрали /АСВ/ с магистралью Intel 8080, т.е. производит запись, чтение и управление модулями КАМАК, обрабатывает LAM-сигналы, осуществляет контроль сигналов X и Q и т.д.

Выполнение КАМАК-операций осуществляется с помощью следующих команд записи памяти микропроцессора:

- STA address
- STAX B
- STAX D
MOV M, reg.
MVI M, data.

Адресная часть таких команд при обращении к модулю КАМАК содержит значение N и A модуля.

A15											A ₀	A ₀			
1	1	1	1	1	X	X	N16	N8	N4	N2	N1	A8	A4	A2	A1

Информационная часть - значение

D7							D ₀
X	X	X	F16	F8	F4	F2	F1

Единицы в старших разрядах адресной части служат признаком того, что обращение происходит к модулю

КАМАК, при этом автоматически генерируется цикл КАМАК, который формируется следующим образом: во время фазы "выполнения" такой команды в интерфейсе вырабатывается сигнал "готов" и процессор выпускает дополнительно T_W , таким образом, $E = T_W + T_3$. Для сопряжения 8-разрядных шин данных микропроцессора с 24-разрядными шинами R и W магистрали КАМАК в интерфейсе имеется 24-разрядный буферный регистр. Занесение информации в регистр с шин магистрали R1 ÷ 24 при операции КАМАК "чтение" происходит по стробу "S1". При операции КАМАК "запись" содержимое регистра выставляется на шины W1 ÷ W24 в течение цикла КАМАК.

Ввод/вывод данных в регистр микропроцессором осуществляется по байтам с помощью I/O команд. Когда выполняются КАМАК-команды, в соответствующие триггеры заносятся сигналы "X" и "G" по стробу "S1". Отсутствие сигнала "X" порождает сигнал "ошибка". При наличии разрешения на прерывание по сигналу "ошибка" посылается запрос на прерывание.

Запрос на прерывание формируется также при получении сигналов: "D" - запрос. Чтение GL-сигналов осуществляется по байтам с помощью команд типа INPUT.

Кроме того, сигналы LAM передаются на вспомогательную магистраль АСВ.

Сигналы КАМАК "C", "Z", "I" программируются с помощью специальных OUTPUT-команд.

2.7. Интерфейс управления и статус регистра

В контроллере для сигналов управления и статусных сигналов существует 8-разрядный регистр, который имеет следующий формат:

7								0
Q	D	E	X	HRE	I	SPIF	EIE	DIE

Q - сигнал магистрали КАМАК, D - запрос КАМАК, E - ошибка /нет ответа X от модуля КАМАК/, I - сигнал

"запрет" магистрали КАМАК, SPIF - разрешение прерывания по флагу входных данных последовательного канала, EIE - разрешение прерывания по сигналу "ошибка", DIE - разрешение прерывания по сигналу "запрос" КАМАК, HRE - разрешение на ожидание запроса.

Сигналы EIE, DIE описаны в пункте 2.4, SPIF - в пункте 2.3. "G", "E", "X" - сигналы КАМАК магистрали, содержимое этих разрядов микропроцессор изменить не может. D - формируется при получении GL-сигналов через схему "ИЛИ".

Чтение и запись данного регистра производится микропроцессором с помощью специальных I/O команд /см. табл. 2/.

При операции "запись" производится занесение только 5 разрядов: 0 ÷ 4, при этом в 4 разряде записывается информация HRE.

При операции "чтение" в четвертом разряде читается сигнал "X", HRE - не читается.

2.8. Конструктивные особенности

Модуль выполнен в стандарте КАМАК. Ширина панели - 3 м.

Потребление тока при напряжениях: +6 В - 4 А, -6 В - 1 мА, -12 В - 20 мА, +12 В - 70 мА, +24 В - 40 мА.

2.9. Программное обеспечение

Основой крейт-контроллера является микропроцессор типа Intel 8080, что определяет набор команд, которые контроллер выполняет. Кроме того, в табл. 2 приведен набор специальных команд, используемых в ККИ-661.

Функционально контроллер выполнен таким образом, что в автономных системах, созданных на его базе, можно использовать программное обеспечение системы INTELLEC 8/MOD 80.

Программное обеспечение содержит: ассемблер, программу-редактор, монитор, библиотеку арифметических подпрограмм.

Команды	Функции	Команды	Функции
OUT 0	Запись последовательного канала, инверт. данных	IN 0	Чтение последоват. канала (инверт. данных)
OUT 1	Запись сигнала чтения для последовательного канала	IN 1	Чтение статуса последов. канала (инверт. данные)
OUT 2	Сброс 1	IN 2	Чтение TO - AC7
OUT 3	Установка 1	IN 3	Чтение состояния ветви
OUT 4	Сброс EIE	IN 4	Чтение E - AC7
OUT 5	Установка EIE	IN 5	Чтение 'GL1 + 'GL 8
OUT 6	Сброс DIE	IN 6	Чтение 'GL 9 + 'GL 16
OUT 7	Установка DIE	IN 7	Чтение 'GL 17 + 'GL 24
OUT 8	Генерация Z	IN 8	Чтение Q - AC7
OUT 9	Генерация C	IN 9	Чтение D - AC7
OUT A	Запись DBR 1 байт	IN A	Чтение DBR 1 байт
OUT B	Запись DBR 2 байт	IN B	Чтение DBR 2 байт
OUT C	Запись DBR 3 байт	IN C	Чтение DBR 3 байт
OUT D	Сброс TIE	IN D	Чтение X - AC7
OUT E	Перезапись ICSR	IN E	Чтение I - AC7
OUT F	Выборочная запись ICSR	IN F	Чтение ICSR
OUT 10	Установка TIE		
OUT 11	Сброс REG		
OUT 12	Установка REG		
OUT 13	Запись уровня приоритета		
OUT 14	Запись контрольного слова последовательного канала		

2.9.1. Программирование последовательного канала

При программировании последовательного канала данные и статусное слово необходимо представлять в инверсной форме.

Статусное слово имеет следующий формат:

7										0
DSR	SYNDET	FE	OE	PE	T _X RDY	T _X E	R _X RDY			

2.9.2. Программирование системы прерывания

Программирование системы прерывания определяется возможностями микросхем Intel 8214 /1/.

2.9.3. Примеры программирования последовательного канала и операций КАМАК

2.9.3.1. Программирование последовательного канала

1/ Чтение перфоленты с помощью телетайпа

```

.
.
.
READ: MVI A, 1; GENERATE READER CONTROL SIGNAL
      OUT 1
      XRA A
      OUT 1
FLAG: IN 1; WAIT FOR INPUT FLAG
      ANI 1
      JNZ FLAG
DATA: IN 0; READ DATA FROM SERIAL PORT
      CMA; COMPLEMENT DATA
.
.

```

2/ Вывод данных через последовательный канал на внешнее устройство

FLAG: IN 1; WAIT FOR OUTPUT FLAG

```
ANI4  
JNZ FLAG  
MOV A, C; MOVE CHARACTER INTO AC REGISTER  
XRI 0FFH; COMPLEMENT DATA  
ANI 0EFH;  
OUT 0; TRANSMIT DATA FROM AC TO PORT  
.  
.  
.
```

2.9.3.2. Программирование операций КАМАК

1. Программирование команд управления КАМАК

```
.  
.  
.  
MVI A, 24; F = 24  
STA 0F811H; H = 1, A = 1  
.  
.  
.
```

2. Операция КАМАК типа "запись"

```
.  
.  
.  
MVI A, DATA 1
```

```
OUT 0AH; LOAD DBR BYTE 1  
MVI A, DATA 2  
OUT 0BH; LOAD DBR BYTE 2  
MVI A, DATA 3  
OUT 0CH; LOAD DBR BYTE 3  
MVI A, 16, F16  
STA 0F821H; N = 2, A = 1.
```

3.

```
.  
.  
.  
XRA A; F = 0  
STA 0F831; N = 3, A = 1  
IN 0AH; READ DBR BYTE 1  
MOV M, A  
INX H  
IN 0BH; READ DBR BYTE 2  
MOV M, A  
INX H  
IN 0CH; READ DBR BYTE 3  
MOV M, A  
INX H  
.  
.  
.
```

ЛИТЕРАТУРА

1. MCS-80, User Manual, INTEL Corporation, Santa Clara.
2. Немеш Т. ОИЯИ, 10-11232, Дубна, 1978.
3. CAMAC A Modular Instrumentation System for Data Handling, EUR 4100e, 1972.
4. CAMAC Organization of Multi-Crate Systems, EUR 4600e, 1972.
5. Intel-Data Catalog 1977, Intel Corporation, Santa Clara.

Рукопись поступила в издательский отдел
19 декабря 1978 года.